許多嵌入式處理器都宣稱它們的功耗最低。但是事實上沒有一顆元件能在所有的應用中保持最低功耗，因為低功耗的定義與應用環境習習相關，適合某種應用的晶片設計很可能會給另一種應用帶來難題。可攜式應用多半是根據電池壽命來定義低功耗，這類應用的功能相當廣泛，操作模式也千變萬化。電信系統元件若要滿足應用電源需求，就必須在功率預算範圍內處理所要求的通道數目，同時透過封裝和電路板將功耗散逸，以確保元件保持在額定溫度範圍內；另外，這些基礎設施應用也很重視最大負載條件下的功耗。因此，為了達到功耗要求，DSP供應商會針對目標應用選擇最合適的元件製程、電路設計、電壓和頻率操作點以及整體架構。

省電技術

DSP供應商有許多技術可以用來降低功耗，並且達成效能目標，包括：

功耗來源

無論應用為何，元件功耗都包含下面幾種來源：

漏電功耗（leakage power）

元件的漏電功耗為固定值，不受處理器動作或操作頻率影響，但會隨著製程、操作電壓和溫度而改變。低精密度（low geometry）製程的漏電功耗多半會跟著電壓和溫度而呈指數增加。

時脈功耗（clocking power）

元件的時脈功耗與時脈頻率成正比。高整合度元件的晶片面積多半用於記憶體或暫存器等同步組件，如果時脈架構設計不良，那麼無論元件實際工作量多寡，其功耗都會保持不變。

操作功耗（active power）

與元件當時所執行的實際系統功能有關。

除了上述來源之外，元件功耗還會受到兩大因素影響：

元件電流

元件電流越高，電池電力的消耗速度就越快，有時還會超出功率預算範圍而導致供應電壓下降，使元件脫離正常操作區而造成錯誤。

元件/系統溫度升高

元件若無法有效散熱，其溫度就可能超出額定範圍而造成操作錯誤。

下列最佳化技術會以不同方式解決前述各種功耗問題。

選擇適當製程

為了使不同應用的效能和功耗達到最佳化，德州儀器（TI）能提供各種製程類型，例如TI的130奈米低漏電製程在1.5V操作時幾乎沒有漏電流，對於DSP多半處於閒置狀態的可攜式應用而言，這種低漏電製程就能幫助它們節省功耗。另一種高效能製程的漏電流較大，卻能在1.2V下操作，採用該製程的元件可以達到低漏電製程的兩倍MHz效能。在較重視最大操作功耗（fully-active power）的基礎設施應用裡，這種高效能製程的競爭力還勝過低漏電製程，原因有兩點：首先，低漏電運算處理單元的操作頻率只有高效能製程的一半，這表示其數量必須加倍才能提供同樣效能，但這會導致元件成本提高。其次，由於功耗與電壓平方成正比，故在其他條件相同的情形下，高效能製程的操作功耗只有低漏電製程的（1.2V/1.5V）2或是64％。由於低操作功耗對於基礎設施應用的重要性通常會超過低漏電功耗，因此高效能製程就成為這類應用的最佳選擇。

電晶體設計

同樣製程的電晶體也可以有不同的開關臨界電壓（VT），例如低VT電晶體的切換速度較快，高VT電晶體的漏電流則較小，晶片只需在會影響速度的部份使用低VT電晶體，其它電路則採用高VT電晶體以節省電力。設計人員的元件資料庫應包含高VT和低VT電晶體所構成的基本邏輯閘（NAND、NOR和INVERT等），他們有時還會使用中間臨界電壓（middle-VT）的電晶體。一般說來，除非為了滿足重要的效能要求，否則應盡量使用高VT電晶體組成的邏輯閘。

元件操作點：電壓和頻率

數種元件時脈供應方式可以節省功耗：

除了時脈，調整電壓也能降低功耗：

多時脈域

時脈域是元件中使用同一個時脈頻率的部份。將晶片電路分成多個時脈域可以讓每個部份以最適當的速度操作，進而節省電力。例如高效能DSP可能需要以1GHz操作，但連接至立體聲編碼解碼器界面的串列埠卻只需12MHz的速度。雖然多時脈域設計還需要同步電路和橋接電路讓訊號跨越不同的時脈域，其能大幅降低整體功耗。

頻率調整

元件的某些時脈域在不同時間可能會有不同的操作需求，例如處理器若在某段時間只有10％的運算需求，那麼將時脈頻率減為平常的1/10就能大幅降低時脈功耗。動態時脈調整電路的設計必須非常小心，以確保同步邏輯電路收到穩定而不會跳動的最小負載週期時脈。頻率調整對於使用電池的應用最有幫助。

時脈閘控

時脈閘控會切斷閒置電路的時脈，其中又以睡眠模式的做法最簡單，它讓使用者利用軟體關掉晶片部份電路。其它技術則自動將元件某些部份的時脈關掉，直到有需要時再啟動，例如乙太網路的媒體存取控制器（MAC）平常可處於睡眠模式，等到它偵測到網路後才開始工作。時脈閘控也和頻率調整一樣適合所有使用電池的應用。

靜態電壓調整

若應用的效能需求較低，元件也可在較低電壓下操作。舉例來說，若DSP是在1.2V電壓下以720 MHz速率工作，它也能使用1.1V電壓並以600MHz頻率操作。由於功耗與電壓平方成正比，在1.1V電壓下以600MHz速率操作的功耗只有720MHz功耗的（1.1V/1.2V）2，大約是84％左右。另外，操作功耗也會因為時脈頻率降低而減少兩成。

動態電壓/頻率調整

這種技術讓電壓隨著頻率而減少以進一步節省功耗。頻率的切換同樣必須非常小心，元件應先將時脈切斷，然後才改變操作電壓。動態電壓/頻率調整技術非常適合可攜式應用。

電壓域

多域的觀念同樣適用於電壓，設計人員可以根據效能需求將晶片分成多個部份，而每個部份使用不同的電壓。由於不同的電壓域必須以隔離電路分開，保護它們不受其它電壓域的損害，因此這種技術用於設計時必須相當謹慎。它們還必須提供轉換電路，用來轉換跨越不同電壓域的訊號。多電壓域需要多組電源，然而晶片內建穩壓器的效率通常都比不上電路板層級的電源供應器，因此這類設計多半需要由電路板供應多組電源，這正是多電壓域技術的缺點之一：因為電路板需要增加多個電源層，使得設計複雜性大幅提升。

電源閘控（power supply gating）

電源閘控又比時脈閘控技術更進一步，它會直接切斷晶片閒置電路的電源。由於這種技術更複雜，又需要隔離電路，因此通常會用於比時脈閘控技術（以個別電路為單位）還大的範圍（多半以模組為單位）。這種技術和多電壓域技術也有所不同，其隔離電路會內建於晶片，避免增加電路板設計的複雜性。

操作點技術的應用範圍

上述技術是否有用，端賴使用者是根據電池壽命或最大功耗來評斷應用系統的優劣。某些技術幾乎對所有應用都有幫助，例如多時脈域和多電壓域技術只需用到時脈頻率和電壓，所以任何應用系統都可以採用這兩種技術。域的數目只會受到這些技術所帶來的設計複雜性限制，多電壓域還可能受到電路板複雜性的影響。同樣地，多數元件的電路並非都是在最大負載條件下操作，因此時脈閘控技術（尤其採用自動控制方式的技術）在許多應用都能發揮作用。靜態電壓調整對所有應用都有好處，因為元件只會在提供所需效能的必要電壓下操作。

應用系統若以電池為電源，並提供多種操作模式，那麼頻率調整和動態電壓/頻率調整技術就能發揮最大作用；另一方面，這些方法對於重視最大功耗的應用卻沒有太大用處。除此之外，電源閘控對於這些類似於基礎設施的應用可能也沒有幫助，因為這類應用的元件很少會有大片電路處於閒置狀態。

選擇適當架構

調整應用功耗的另一種做法是選擇最適當的功能整合度、運算處理單元和記憶體架構。

週邊和記憶體的整合

元件和外部零件需要透過電路板互傳訊號，有可能是系統功耗的主要來源，因為經由電路板傳送訊號需要比晶片功能整合還高的電壓，電路板訊號線的寄生電容也會造成功耗。

運算處理單元的調整

以系統單晶片為主的現代元件可以選擇不同類型的運算處理單元：

DSP

專門執行訊號和影像處理演算法的處理器，內建多組應用最佳化硬體運算邏輯單元和乘法器，能以極高效率執行標準訊號處理演算法。這類元件具備完整的可程式能力，可以輕鬆支援未來出現的新標準。

通用處理器

ARM處理器就是例子，其主要用來執行一般性功能，例如圖形化使用者界面、網路堆疊（network stack）和整體系統控制。由於它們不必整合DSP功能所需的運算處理單元，所以執行一般性功能時功耗就比較小。

特殊用途硬體協同處理器

只包含特定功能所需的算術單元和控制電路。如果應用功能的定義很明確，又不太可能改變，即可將該功能整合到硬體協同處理器。舉例來說，整合了Viterbi和Turbo處理器的DSP，便可專門執行3G基地台標準所要求的前向錯誤更正（FEC）。

今日的系統單晶片多半會整合前述多種運算處理單元。有些架構會採用多種不同類型的運算處理單元，然後將不同的功能交給最適當的核心執行。DSP可以高效率執行訊號處理，RISC則適合處理系統控制和使用者界面等工作。由於每個運算處理單元都以實際所需的速度執行最擅長的工作，故能將功耗減至最小；相形之下，若只用一個運算處理單元執行所有功能，其時脈頻率就必須更高，同時還要包含更多硬體，其中有些部份可能經常處於閒置狀態。換言之，這類設計的工作效率必然較低，而在工作效率就等於電源效率的情形下，其功耗必然更高。

記憶體系統的選擇

元件若想避免存取外部記憶體，也可將應用所需的記憶體全部整合至晶片內。然而視訊或影像系統之類的應用卻需要極為龐大的記憶體，將它們全部整合至晶片所需的成本可能遠超過直接在電路板上增加DRAM的費用。這類應用可以利用快取架構來減少外部記憶體的存取次數，進行降低系統總功耗。

就算元件包含全部所需的記憶體，快取也能幫助它們降低功耗。這類元件可以將少量的第一層快取記憶體直接連線到處理器，使其儲存主記憶體中最常用的內容。主記憶體則是第二層記憶體，其速度通常較慢，所用的記憶體方塊也比第一層快取更省電。由於處理器的多數存取動作都會命中第一層快取記憶體，這些記憶體又採用電容值較小的結構，所以每次存取動作的功耗就變得更低。

封裝與功耗

前述所有省電技術都能幫助元件減少產生熱量，封裝則能透過高效率散熱進一步加強它們的效果。傳統的風扇、散熱空間或散熱片都不適合空間有限的可攜式應用，它們的高度或成本也可能超過插入式模組或汽車應用所能接受的範圍；相形之下，金屬散熱蓋或散熱層雖會增加元件成本，卻能提供更高散熱效率。有些元件還將散熱錫球連接到元件的散熱接地面，由它透過電路板來達成更良好的散熱效果。

選擇適當技術

電池供電型應用

可攜式或掌上型應用最重視電池壽命，但可攜式應用使用電池的方式卻有極大差異。可攜式產品有許多不同的操作模式，設計人員必須將這些模式列入考慮才能讓電池享有最長壽命。

MP3播放機

由於歌曲下載時間只佔播放少部份的時間，這類產品的電力多半用於歌曲播放。為了將待機功耗減到最少，它們還會在一段時間後自動關機。MP3播放機必須將音樂即時解壓縮，避免資料流失造成各種雜音。MP3播放機的效能需求遠小於視訊處理或寬頻通訊等其它應用，所以最適合使用低功耗DSP。這類元件通常會採用低漏電製程，因為漏電仍是主要功耗來源。它們還能採用頻率調整技術，以便根據歌曲所需的解碼效能來降低元件的時脈頻率。

數位相機

這類產品有多種操作模式，包括：

數位相機的螢幕有時會開啟很長的時間，但DSP真正執行影像壓縮的時間卻很短。數位相機在預視模式和拍攝模式都必須執行許多即時處理作業，在預視模式必須不斷顯示最新畫面，在拍攝模式則要盡快完成相片的處理和壓縮，以便繼續拍攝下一張照片，進而將兩次拍攝之間的延遲時間縮到最短。這種DSP包含多種不同的運算處理單元：

它還具備很高的功能整合度，可以縮小產品體積和減少系統功耗：

這類裝置可以選定某些很少使用的功能，然後在它們處於閒置狀態時切斷時脈訊號。舉例來說，預視和待機模式可能不需要iMX和VLD/VLC功能方塊，相機未連接至個人電腦時則可將USB界面的電源關掉。

行動電話

標準行動電話有兩種電源模式：

處於待機模式時，數據機功能（在等待電話時）會以低功耗模式操作，應用功能（數位語音編碼和解碼）的電源則可完全切斷。手機進入通話模式後，數據機功能和應用功能就會在功耗較高的模式下操作。低耗電製程已能滿足這類手機的處理需求，因此許多產品都採用這種製程以節省電力，此時產品淨功耗與每種模式所佔用的時間有關。它們還能使用電壓和頻率調整技術，以便根據操作模式的作業需求來調整元件功耗。先進手機還增加數位相機、MP3和錄影功能，所以其操作模式也變得更多。為了支援這些操作模式，行動電話通常會採用不同類型處理器所組成的異質架構，由DSP和各個操作模式專用的硬體加速器來執行數據機和相機等應用所需的訊號處理功能，再由DSP搭配負責使用者界面和系統控制功能的RISC處理器。如果某個模式不會用到加速器功能，系統也可切斷它們的電壓或時脈，例如待機模式不需要使用者界面時，可將RISC核心的電源關機。

可攜式應用會視需要採取各種省電技術，以便將重要操作模式的功耗減到最低。

基礎設施系統

封包語音（VoIP）或基地台收發器等設備所用的無線和有線基礎設施雖屬於「插入式」應用，卻仍須在不同的功耗限制下操作。有些系統會在電源供應和系統散熱能力已經固定的機架上，增加新的功能單元或通道容量，這些系統通常必須在室內空調系統故障時繼續正常操作。每個機架的總功耗都不能超過現有電源供應的供電能力，電源供應會將電源提供給機架上的電路板，每張電路板再將電源分配給電路板上的不同元件。隨著半導體元件日益精密，晶片還能提高操作頻率或內建多顆DSP處理器來支援更多通道。另一方面，不斷縮小的電路結構卻讓晶片產生更多功耗，因此透過封裝提高散熱效率也變得更重要。由於這些系統必須非常可靠，所以在分析其電源和散熱需求時，應將所有處理器都在最大負載下工作的情況列入考慮。

為了降低滿負載的操作功耗，這類系統多半會採用在較低電壓下操作的高效能製程，並且搭配對於任何應用都有幫助的多時脈域和時脈閘控技術。這些系統不會利用多電壓域技術降低功耗，因其包含大量而密集的處理器，此時若採用多電壓域技術會造成電路板設計複雜性大幅增加。靜態電壓調整有助於節省功耗，由於功耗會隨著操作電壓的平方而改變，所以這些設計會選擇較低的操作電壓。這些元件還能整合更多核心，以彌補某些核心在較低頻率下操作所不足的效能，例如與其使用四個在1.2V下操作的300MHz核心，還不如使用6個在1.0 V下操作的200MHz核心，因為兩種解決方案的MHz效能（和通道處理能力）都是1200MHz，但後者功耗卻只有前者的（1.0V/1.2V）2，大約是69％。這些元件的晶片面積大都用於內建記憶體，其中又以資料記憶體為主。由於在特定的通道處理密度下，每顆晶片所需的資料記憶體也是定值，而且其中多數記憶體又會直接分配給各個核心使用，所以增加核心並不會造成晶片總面積等比例增加，所帶來的低功耗優點則足以彌補額外增加的成本。

功耗最佳化必須符合應用需求

不同的DSP應用設備需要不同的策略來滿足其需求，例如基礎設施系統希望降低最大負載條件下的功耗，可攜式應用則希望將電池的電力消耗減至最少，它們的需求顯然就有極大差異。事實上，就算同類型的應用都可能有著極為不同的要求，例如不同的可攜式應用必須採取不同的電源最佳化技術來滿足各自的操作需求。半導體廠商想要服務各種市場，就必須掌握多種製程、設計和架構技術，才能針對目標應用提供最合適的元件。

（作者為TI DSP Catalog and Emerging End Equipments Device Architecture Manager；本文原文刊載於Portable Design 7月號）

延 伸 閱 讀

世界正處於高科技下一波快速增長的開端，DSP已經成為業界公認的、將按指數增長的技術焦點。目前，大多數DSP設計已經能在半導體生產商（如T1、ADI、Freescale等）提供的通用DSP晶片上實現。通用處理器的價格相對比較便宜，並且有高品質和廉價的編程工具、方便快速實現DSP演算法的支援，但開發人員更希望在原型創建和調試過程中能進行重新編程。相關介紹請見「自上而下直到物理實現的DSP設計流程」一文。 對於DSP與通訊工程師而言，時間是越來越緊迫了！面對著高效能、低成本與快速交貨的需求不斷升高，如何整合各領域、各階段、與各工具平台的設計，是目前研發設計團隊急需突破的當務之急，這也是為什麼需要更快速、整合性更高、且能有效壓縮設計週期的研發工具。你可在「壓縮DSP與通訊產品的設計週期」一文中得到進一步的介紹。 DSP廣泛應用於許多小型移動產品中，並成為其必不可少的部分，最新一代DSP必須具有極低功耗從而最大程度延長電池壽命並減小晶片尺寸。本文以兩個公司之間的合作為案例，說明多個IP供應商與代工供應商的合作以及交流對DSP晶片專案的開發成功起到至關重要的作用。在「超低功耗DSP設計中IP供應商與代工廠商所扮演之角色」一文為你做了相關的評析。

市場動態

大賽採用自由命題形式，凡基於TI任一型號DSP晶片所設計的應用系統或演算法實現，均可以 參賽。競賽分成系統應用和演算法實現兩個大組，其中參賽“系統應用組”的隊最終成果是包括 硬體和軟體的完整演示系統，參賽“演算法實現組”的隊參賽題目可以是在商業化硬體仿真。相關介紹請見「2005年德州儀器中國區DSP設計大獎賽拉開帷幕」一文。 隨著MPEG-4應用與無線應用的融合，無線設備的處理器結構開始變得龐大不堪。本文介紹了一種解決方法，利用可定制VLIW DSP內核來減小設備處理器的體積。你可在「用DSP設計MPEG-4無線視頻產品」一文中得到進一步的介紹。 Nallatech公司近日推出Virtex-4 XtremeDSP開發套件，使得設計師能立即在新的FPGA設計中充分運用Xilinx新款Virtex-4 SX FPGA，此款FPGA可提供豐富的DSP性能。在「Nallatech開發套件採用大量DSP的FPGA設計」一文為你做了相關的評析。