帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
MCU之可程式化單晶片設計架構
 

【作者: Nathan John】   2003年02月05日 星期三

瀏覽人次:【6210】

有三種可程式技術的問世,對當今工程師研發電子產品的模式影響重大;依問世時間先後排列,這三種技術分別為:微處理器(Microprocessor Unit;MPU)與微控制器(Microcontroller Unit;MCU)、可程式邏輯以及可程式類比陣列。每種技術的可程式能力,皆為設計業者在建構電路方面提供更進一步的彈性與整合度。



上述可程式技術中最早誕生的是微處理器與微控制器,至今已超過30年之久,這些元件為設計人員提供了充裕的彈性,硬體與軟體的結合也可分割研發時所面臨的問題;以往分割技術僅在大型電腦才能見到,這種分割技術不僅讓設計人員以更快的研發時間設計出更簡化、成本更低的解決方案,亦讓設計人員能在未來的專案中重複使用過去的設計內容;而過去不可能開發出的產品,現在都能利用這些新技術建置完成。



可程式邏輯陣列的問世,則讓設計人員能輕易地將複雜的數位邏輯加入其系統中。整合過程中不需使用大量的低整合度邏輯元件,這類元件是以往建置作業的標準配備。隨著彈性與整合度持續增加,研發時間得以縮短,設計的複雜度亦隨之提高。最新版的可程式邏輯元件,包括複雜型可程式邏輯元件(Complex Programmable Logic Devices;CPLD)以及更進一步提高整合度的場域可程式閘陣列(Field Programmable Gate Arrays;FPGA)。



可程式邏輯陣列已問市數年,但直到最近才獲得業界廣泛採用,主要是因業界發展出更完整的研發工具以及推出現場可程式版本。其中FPGA為設計人員在分割類比設計方案方面提供相同等級的彈性,但其可程式能力讓設計人員不需再進行以往必須的電路設計(masking)步驟。



這些元件類型能解決包含處理器核心、數位邏輯、或是類比邏輯等系統元素的應用問題。例如,主要由數位邏輯構成的電路,最能從可程式邏輯元件獲得利益,但一套設計若大部份採用類比系統元素,就無法從相同的元件獲得利益。



新型可程式元件PSoC


許多市面上的系統將因為整合系統元素成單一元件,而獲得更多優勢。最新的設計趨勢是系統單晶片(SoC),反映設計人員希望由單一元件結合所有上述元件。根據客戶的應用需求研發出一套單一化SoC能讓設計人員獲得最高的彈性。



單一化SoC有兩項缺點:較高的非重置開發(Non-Recurring Engineering;NRE)費用,以及從概念到生產階段耗費較長的研發時間。稱為可程式化單晶片系統(Programmable System on Chip;PSoC)的新型可程式元件,結合這些傳統型元件的優點,如(圖一)所示,為許多實際應用提供平衡各方優點的解決方案。




《圖一 結合三大傳統型元件優點的PSoC》



PSoC元件內含可程式邏輯區塊以及一個處理器核心。這些元件結合後能提供傳統SoC的單一化優點,同時能避免NRE以及前置研發時間等方面的缺點。它們屬於使用者程式的元件,研發人員可利用自己電腦中的各種研發工具自行設定系統組態。這些功能對於嵌入型產品市場而言特別具有優勢,研發人員通常須在有限的成本範圍內,研發出結合所有系統元件的產品。



PSoC 架構


PSoC架構的底層為類比與數位邏輯區塊(稱為PSoC區塊),讓使用者能建立各種功能。在設計PSoC系列產品時最重要的步驟之一,就是在元件成本以及數位與類比陣列建置彈性之間取得最佳的平衡點。若數位與類比陣列的架構過於一般(generic),元件雖能達到較高的彈性,但昂貴的成本往往讓市場無法接受。最佳的架構反映類比與數位陣列間的平衡點,能提供較高的彈性並滿足成本方面的要求。



數位型PSoC區塊


每個數位PSoC區塊皆擁有一組8位元的資源。使用者可設定一組數位PSoC區塊配備多項8位元功能。若要達到更寬位元的數位功能,可將區塊串聯(例如兩組區塊可串聯成一組16位元計時器,或將三組區塊串聯成一組24位元計時器)。數位區塊可建置出各種通訊功能,例如像通用型非同步收發器 (Universal Asynchronous Receiver Transmitter;UART)、序列週邊介面 (Serial Peripheral Interface;SPI)、以及紅外線通訊等。數位區塊並非在邏輯閘層級進行編程,而是在功能層級上進行設定。它們無法建置純粹的隨機數位邏輯,但可透過許多組態建置各種數位功能。



類比型PSoC區塊


類比型PSoC區塊以程式化運算放大器 (programmable Operational Amplifier)為基礎。類比PSoC區塊分為三類,每種區塊在程式化運算放大器的回授路徑(feedback path)上採用不同的電路元件配置模式。其中一種屬於連續的時序設計,在回授路徑上配置一組可程式電阻陣列(programmable resistor matrix)。(圖二)顯示連續時序區塊的元件圖,程式化運算放大器以及多組類比多工器為區塊內的訊號路線提供多種選擇。這類類比PSoC區塊有較高的輸入阻抗,可用來建立可程式放大或衰減放大器、濾波器、以及類比型比較器。




《圖二 持續時序區塊》



另外兩種類比PSoC區塊在回授路徑上配置交換型電容器陣列 (switched capacitor array)。兩種區塊在回授路徑的配置拓撲上有些微的差異,兩種交換型電容PSoC區塊可構成一組bi-quad濾波器。這些PSoC區塊亦支援連續近似型(Successive Approximation style) 類比數位轉換器 (analog to digital converter,ADC)、Delta-Sigma類比數位轉換器、以及Capacitor 數位至類比轉換器 (digital to analog converter,DACs)。(圖二)顯示交換型電容PSoC區塊的配置圖。




《圖三 交換型電容PSoC區塊圖》



研發流程與研發工具


將數位與類比PSoC區塊轉換成各種有用的功能,不再是項繁瑣的工作,而研發工具的支援則是簡化轉換過程的關鍵。因此,PSoC 系列元件搭配有一系列 「使用者模組」協助業者設定元件的組態。使用者模組是預先開發、預先測試的PSoC 區塊組態,專為各種特殊功能所設計。典型的數位使用者模組就是16位元脈波頻寬調變器 (Pulse Width Modulators;PWM),最常見的類比使用者模組為12位元遞增型ADC。這些使用者模組讓業者專注於設計出最佳的元件組態,由各種研發工具負責處理實際的暫存器位元設定(actual register bit settings),以建置出所要求的元件組態。



類比與數位訊號亦獲得更多的可程式路由資源,設計人員能在各個使用者模組之間設計各種互連路徑。由於使用者能在程式的控制下選擇不同的數位與類比互連路徑,讓PSoC架構與以往的可程式技術有所區隔。設計人員可在元件中建立整套訊號迴路,其中包括將由感測器傳至晶片的訊號加以放大後,再饋送至濾波器濾除雜訊,之後再饋送至ADC轉換成數位訊號。



PSoC 架構亦能在程式執行的不同階段針對類比與數位PSoC 區塊進行重組。因此,使用者可運用兩組數位PSoC 區塊建立一套UART,並在下個時序階段重新設定成兩組8位元計時器,或是在另一階段重組成一組16位元虛擬隨機序列產生器。這種功能稱為 「動態重組」,讓使用者能重複使用類比與數位區塊資源,提高可用資源的使用效率。



結論


上述討論的每項舊型可程式技術對於電子產業皆帶來重大的影響。影響層面包括提高設計人員的生產力,以及讓設計人員研發出以往不可能實現的產品。PSoC是歷史自然延伸的結果 - 結合每種技術的最佳屬性。這項技術已對市場形成類似的影響,讓設計人員發揮更多元化的創意。



(作者為Cypress 策略行銷總監)



相關文章
運用nvSRAM 維持企業級SSD於電源故障時的可靠性
透過實作 掌握USB 3.0架構分層
手機螢幕觸控「筆」較有智慧
透視手機觸控螢幕感測器設計
家電產品觸控感測應用
相關討論
  相關新聞
» 日本SEMICON JAPAN登場 台日專家跨國分享半導體與AI應用
» MONAI獲西門子醫療導入應用 加快部署臨床醫療影像AI
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.13.59.139.202
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw