自从半导体制程走向65奈米之后，IC设计业所关注焦点已经从芯片大小、速度等问题，转移到IC芯片的耗电量上。特别是在半导体制程跨入45奈米领域之后，各芯片模块之间的距离大幅缩短，多层电路板设计变得更为复杂，加上3D IC封装已经成为的未来趋势，噪声问题很容易影响到应用程序的正常运作，所以如何在更狭小的封装体积中，塞入更多的应用模块，彼此之间又能够协同作业，已经成为IC设计业者必须克服的另一项挑战。

杨天圣说，进行完整的散热性分析已成为芯片、封装、系统级协同设计的主要挑战。

由有甚者，IC设计产业还面临产品开发周期被迫缩短的窘境。以往消费性电子产品的生命周期可长达18个月以上，但是现在多数产品根本不到6个月，若没有办法缩短产品开发流程，势必将遇到产品销售期比设计时间短的现象。此外，在半导体产业快速跨入90nm、45nm、32nm等先进制程后，生产芯片的费用也比以往大幅增加，一旦产品设计过程中发生瑕疵，对企业将会造成非常严重的损失，更可能会错失重要的商机。

也正因为先进制程的功耗与噪声问题已成为IC设计面临的重大挑战，Apache design soluton执行长杨天圣指出，Apache正不断开发超低功耗的分析方法，来解决设计人员面对的功率分配问题。这些分析方案包括RTL-to-Silicon的功率分析与优化、SoC电源噪声分析与签发（sign-off）、以及芯片封装系统（CPS）的噪声建模与分析。

另外，SoC中的IP也正呈现出持续成长的趋势。杨天圣认为，IP是该公司电子生态系统中的一个重要环节，未来也将重点加强与ARM等低功耗架构IP供货商的合作进度。

此外，针对业界热门的3D IC在功率、散热和（硅穿孔）TSV建模等方面的问题，杨天圣也说，进行完整的散热性分析已成为芯片、封装、系统级协同设计的主要挑战。Apache在功耗与噪声方面的EDA工具，包括针对架构级功率分析的PowerArtist RTL平台；针对功率完整性与噪声分析的Totem模拟IP平台；针对数字SoC功率完整性与功率签发的RedHawk平台；针对封装与PCB设计中I/O完整性、电源完整性、讯号完整性、散热与EMI问题的Sentinel平台；以及针对EDS的PathFinder平台等。