账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
擎亚采用Synopsys设计流程及工具
提供R2G解决方案

【CTIMES / SMARTAUTO ABC_1 报导】    2002年08月13日 星期二

浏览人次:【2224】

专业系统单芯片解决方案供货商擎亚科技(CoAsia)近日表示,有鉴于新思科技(Synopsys)的实体混合器以及在R2G(RTL2GDS)的设计流程上的技术优势,不但与新思科技建立合作关系,并采用Synopsys的设计流程及工具,加上擎亚国际与三星(Samsung)IP的技术,可提供国内IC Design House在SoC时代快速且正确的IC开发流程。擎亚指出,基于缩减成本及缩小体积的要求,SoC己成为IC设计的主流,整个半导体产业由EDA、IC设计到制程、封装、测试,正经历着一场SoC革命。芯片必须提供整合CPU、DSP和内存的系统功能。设计与制程进入VDSM之后,不论是设计工具、设计流程或是晶圆代工,皆面临超威小线距所带来的连接延迟(interconnection delay)或是讯号整合(Signal Integrity)的瓶颈。如何整合不同制程并做到芯片的高集积化,在在考验台湾IC设计业者的智能。

从EDA角度来看SoC在IC设计的方向,SoC设计的挑战可以分为两部份,分别为设计及设计管理,就设计来说,功能性验证、SoC规格及时序收敛为重要议题;设计管理部份,时程管理、设计流程及设计能力则为突破的关键。其中最大的瓶颈在于如何提高设计的完成度,减少错误并增进产品的效能,以及提升设计能力。为了突破SoC的瓶颈,IP的使用及平台基础为现有的解决方案。所谓平台基础就是在平台中以可配置、验证过的区块为基础,采用验证过的设计流程,新的Building Block则以具备RTL Signoff的设计导入。此外,平台具备可配置、预先验证的次系统、预先验证环境等特色,在此环境下可直接进行经过认证的设计导入流程。

擎亚科技设计平台包含工具、流程及设计方法。工具有LEDA、Power Compiler、DFT Compiler、TetraMAX ATPG 、VCS/Covermeter(VCM)、VERA、Design Complier(ACS)、Physical Complier、Primetime-SI、coreBuilder、VMC等。流程及设计方法则包括RTL-QA,RTL2GDS。

關鍵字: 擎亞科技  新思科技  EDA 
相关新闻
新思科技与台积电合作 实现数兆级电晶体AI与多晶粒晶片设计
新思科技利用台积公司先进制程 加速新世代晶片创新
是德、新思和Ansys共同开发支援台积电N6RF+制程节点射频设计迁移流程
新思科技与台积电合作 在N3制程上运用从探索到签核的一元化平台
新思科技针对台积电N5A制程技术 推出车用级IP产品组合
comments powered by Disqus
相关讨论
  相关文章
» SiC MOSFET:意法半导体克服产业挑战的颠覆性技术
» STM32MP25系列MPU加速边缘AI应用发展 开启嵌入式智慧新时代
» STM32 MCU产品线再添新成员 STM32H7R/S与STM32U0各擅胜场
» STM32WBA系列推动物联网发展 多协定无线连接成效率关键
» 开启边缘智能新时代 ST引领AI开发潮流


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.2048.18.118.227.199
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw