益华电脑(Cadence Design Systems, Inc.）宣布，全球顶尖的网路与多媒体晶片大厂瑞昱半导体成功使用Cadence Tempus时序解决方案，完成N12高效能CPU核心签核任务，同时大幅提升功耗、效能和面积 (PPA)。采用Tempus时序解决方案，瑞昱提高两倍的生产力，并且与之前的方法相比，成功缩短了50% 的设计收敛周转时间。此外，瑞昱还将其运算成本和记忆体占用量降低了50%。

Cadence签核解决方案提供了几个主要优势，包括：

· 准确的黄金签核分析：Cadence Tempus 时序解决方案和 Quantus萃取解决方案，使瑞昱团队能够自信地提供准确、有效的晶片设计。

· 提高生产力并缩短排程时间：Tempus ECO 选项搭配 SmartMMMC 最隹化功能，使瑞昱在 Innovus设计实现系统中达到更少的迭代，更快地时序收敛。

· 节省运算资源：具有并行多模式多角技术的Tempus CMMMC功能，使瑞昱能够在单次执行中签核所有场景，以便更快达到设计收敛，并可显着的节省所需要的运算资源。

瑞昱半导体黄依????总表示：「能准时达到上市时间目标并且能有最优化的晶片效能，对我们业务至关重要，而Cadence Tempus时序解决方案助力我们实现这些目标。基於我们与Cadence成功地完成N12设计专案合作，我们迅速实现了可运行晶片，我们计划在多种技术的多项新专案中采用Tempus时序解决方案。」

Cadence 数位签核事业群研发??总裁 Sharad Mehrotra 表示：「随着先进的制程设计和越来越复杂，像是瑞昱这样的客户要快速提高生产力、符合上市时间并实现最隹的 PPA 非常重要。我们与瑞昱紧密合作，我们验证了我们的时序签核解决方案策略适用於团队的所有关键需求。瑞昱已成为我们不断成长的签核解决方案客户群之一，我们期待未来持续成功合作。」