Altera公司與ARM 於2012年12月13日向外界宣布透過雙方特有的協議，兩家公司共同開發了DS-5嵌入式軟體開發套件，實現了Altera SoC元件的FPGA自我調整除錯功能。該開發工具套件消除了整合雙核心CPU子系統與Altera SoC元件中FPGA架構的除錯壁壘。ARM架構的多核心除錯器與FPGA邏輯自我調整能力相結合，開發工具透過標準DS-5使用者介面，為嵌入式軟體發展提供了全晶片視覺化和控制功能。計畫將於2013年上半年正式發售。

ARM DS-5 Altera Edition

Altera SoC元件在一個元件中整合了雙核心ARM Cortex-A9處理器以及FPGA邏輯，讓使用者能夠在FPGA架構中實現使用者定義的周邊和硬體加速器，更靈活開發訂製現場可程式設計SoC型號產品。DS-5工具套件能夠動態適應SoC中客戶獨特的FPGA配置，跨CPU-FPGA邊界無縫擴展嵌入式除錯功能，統一了來自CPU和FPGA區域，以及標準DS-5使用者介面的所有軟體除錯資訊。此工具套件與DS-5除錯器的高階多核心除錯功能相結合，進而大幅提高效能。

ARM系統設計業務部執行副總裁John Cornish提到：『革命性創新矽晶片元件需要相對應的革命性創新軟體工具。針對Altera 28nm Cyclone V和Arria V SoC元件，以及即將推出的Altera 20nm SoC元件的這一個創新工具套件滿足了這些需求。此技術統一了CPU除錯與FPGA除錯，提高了用戶的效能。』。

對於ARM架構，DS-5工具套件支援對運行非對稱多處理（AMP）和對稱多處理（SMP）系統組態的系統進行除錯。透過JTAG和乙太網路除錯介面，廣泛應用於電路板開發、OS移植、裸金屬、Linux應用開發，具有Linux和RTOS感知功能，可望大幅縮短SoC元件的開發時間。