Mentor, a Siemens business近期推出支援大型、佈局後（post-layout）類比設計的奈米級驗證Analog FastSPICE eXTreme技術，可大幅提高模擬效能，並確保奈米級類比驗證所需的晶圓廠認證準確度。Mentor表示，該革命性技術使其Analog FastSPICE平台再次取得重大進展。

隨著製程尺寸的持續微縮，對類比設計來說，寄生複雜度和接觸電阻高的問題越來越嚴重，因此，更強大的模擬效能將大大助力開發人員完成類比設計。初期客戶的基準測試顯示，Analog FastSPICE eXTreme與Mentor上一代的Analog FastSPICE產品相比，更具價值該項新技術的模擬效能提高了10倍，且在類似準確度設定下，與其他商用解決方案相比，其模擬效能提高了3倍。

Silicon Creations執行副總裁Randy Caplan表示：「作為鎖相迴路（PLL）這類高效能時脈以及SerDes這類低功率/高速數據介面的世界級矽智財供應商，我們的產品已被內建於最先進的晶片級系統之中，因此我們要能支援最新的3奈米FinFET製程技術。當務之急是要快速、準確地模擬FinFET設計，以符合我們積極進取的開發時程。」

Randy Caplan指出：「我們以多項大型的佈局後設計參與了Analog FastSPICE eXTreme技術的早期使用計劃，結果顯示，在保持SPICE級準確的同時，設計時程加快了10倍。我們期待利用Analog FastSPICE來驗證我們的完整萃取設計，在保證高效能和高良率目標的同時，還能實現『首次即成功』的矽晶設計。」

Mentor的Analog FastSPICE平台可為奈米類比、射頻（RF）、混合訊號、記憶體和自訂數位電路提供快速的電路驗證，其已通過晶圓廠5奈米製程認證。Mentor表示，該平台與平行SPICE模擬器相比，能以快兩倍的速度提供奈米級SPICE準確度。

全新的Analog FastSPICE eXTreme技術無須額外成本，便可提供既有的Analog FastSPICE客戶使用，為大型、佈局後類比設計提供更多的效能優勢。此外，還具備創新的電阻電容（RC）電路縮減演算法，可為Analog FastSPICE核心SPICE矩陣解算器帶來顯著的效能提升，以及全頻譜的元件雜訊分析功能，實現矽晶準確模擬。

Analog Bits執行副總裁Mahesh Tirupattur表示：「Analog Bits是混合訊號IP的領先供應商，擁有低功率SerDes、鎖相環、感測器和I/O等豐富的產品組合，並支援先進的3奈米FinFET製程。我們與Mentor及其Analog FastSPICE平台已建立了長期的合作關係，並參與了AFS eXTreme早期使用計劃。」

Mahesh Tirupattur強調：「我們對低功耗整合時脈和互連IP技術有嚴格的準確度要求，為了更準確地表示真實的類比電路效應，就需要把FinFET設計的佈局後寄生效應納入考慮。Analog FastSPICE eXTreme技術能提升效能6倍，並保持奈米類比驗證所需的SPICE準確度。Mentor和Analog FastSPICE持續提供創新的SPICE技術，這正是我們現在和未來設計的需求。」

Analog FastSPICE eXTreme是MentorSymphony混合訊號平台的補充，該平台利用Analog FastSPICE電路模擬器，透過業界標準的HDL模擬器提供快速、準確的混合訊號驗證。Symphony平台具備簡易的使用模式、強大的除錯功能和配置支援，適用於複雜的奈米級混合訊號IC驗證。

Mentor IC驗證解決方案資深副總裁Ravi Subramanian博士表示：「隨著類比、混合訊號和RF設計持續朝向新奈米製程節點發展，世界各地的設計人員都希望電路模擬效能顯著提高，但又無須犧牲先進節點的準確度。我們的電路模擬研發團隊不斷創新，以因應先進節點的每一個新挑戰。我們很高興能推出Analog FastSPICE eXTreme，藉以立下我們技術演進的下一個重要里程碑。」