德州儀器（TI）宣佈其65奈米製程技術已通過認證並將進入量產階段，距離TI推出第一顆65奈米無線樣品元件僅八個月時間。65奈米技術不需增加耗電量就能在更小空間內為先進應用提供更強大的處理效能。TI現已在65奈米製程量產取得領先優勢，未來將於無線通訊和其它目標市場推出採用這種先進製程技術的各種產品。

TI表示，TI的策略是自行發展先進製程技術，並由一家自有晶圓廠進行初期量產，等到技術穩定後再全面推廣到TI其它晶圓廠和晶圓代工廠，這種做法使TI很快就能為客戶提供龐大產能。樣品元件對半導體產業固然重要，但唯有第一家掌握高品質量產能力的供應商才算真正取得競爭優勢。

TI於2004年首度公佈其先進65奈米CMOS製程的技術細節，隨後又於2005年3月宣佈推出65奈米的無線數位基頻處理器樣品元件。這種製程技術的電晶體密度比90奈米製程增加一倍，使得同樣設計只需一半晶片面積，電晶體效能則提升四成。除此之外，TI技術還能大幅減少閒置電晶體的漏電現象，同時將數億顆支援類比和數位功能的電晶體整合到系統單晶片設計。

諾基亞無線通訊平台副總Tommi Uhari表示，諾基亞與TI的關係是建立在密切技術合作基礎上。儘早取得65奈米製程之類的TI解決方案使諾基亞能更快在市場上推出客戶所需的最先進產品和功能。

今日的多媒體應用和高階數位消費電子產品需要更多處理運算，這使得低耗電半導體技術的研發更加成為關注焦點。TI為克服這些挑戰，特別將SmartReflex功耗與效能管理技術導入65奈米平台，以便整合智慧型和適應性矽晶片、電路設計和軟體來解決先進製程的功耗和效能管理問題。

SmartReflex會密切監控電路速度，然後在不影響系統整體效能的情形下動態調整供應電壓以滿足應用需求。這種做法讓元件在任何操作頻率下都能將耗電量降至最低，於是電池壽命得以延長，元件產生的熱量也變得更少。

TI還將其它技術用於65奈米製程，它們會在電晶體進入閒置狀態後降低耗電量，例如行動電話處於待機模式準備接聽電話時。這些新技術包括SRAM記憶體區塊的反向偏壓電路（back-biasing）以及電壓降至極低也不用重新寫入邏輯狀態或記憶體內容的正反器保持電路（retention flip-flop circuitry）。整體而言，這些最新的SmartReflex技術最多可將洩漏功耗減少1000倍。

TI繼續提供數種最佳化製程技術以滿足最終產品或應用的各種獨特需求，這包括耗電量極小的半導體元件，使3G行動裝置、數位相機和音訊播放機等多媒體功能日益先進的可攜式產品擁有更長電池壽命。中階產品可以支援DSP應用和TI專為通訊基礎設施產品所發展的高效能ASIC元件庫。TI效能最強大的65奈米製程則能支援伺服器等級的微處理器。

65奈米製程最多有11層銅導線，並採用介電係數在2.8和2.9之間的低介電係數有機矽玻璃材料（OSG）。其它的改進包括製造晶片時在電晶體通道上產生誘導應力以增加電子和電洞的移動率、使用矽化鎳以降低閘極和源極／汲極阻抗以及超淺層源極／汲極接面。