在全球電子元件會議上（International Electron Device Meeting，IEDM），IBM與AMD（美商超微半導體）發表數篇論文，描述在45奈米微處理器製程應用程式方面，浸潤式微影技術的使用、超低介電值的金屬層間介電層、以及多項電晶體應變加強等技術。AMD與IBM預計第一批使用浸潤式微影技術與超低介電值金屬層間介電層的45奈米產品，將在2008年中問世。

AMD邏輯技術發展部門副總裁Nick Kepler表示，身為首度發表在45奈米技術世代使用浸潤式微影技術與超低介電值金屬層間介電層的微處理器製造廠商，AMD與IBM持續在微處理器製程技術上激發出創新的火花。浸潤式微影技術將讓我們能夠加強微處理器在設計定義與製造方面的一致性，進而增進我們提供顧客領先業界、高精密度產品的能力；而超低介電值的金屬層間介電層，將進一步提高我們微處理器領先業界的每瓦功效，嘉惠我們所有的顧客。這項宣布再次證明了IBM與AMD在研究與發展方面的緊密合作。

目前的製程技術是使用傳統微影技術，在超越65奈米製程技術的微處理器設計定義上有極多限制。浸潤式微影技術使用透明液體來填滿重複步驟微影系統的投影鏡頭、與含有數百個微處理器的晶圓間空隙；這項在微影技術方面長足的進步，提升了聚焦程度並改善影像精確度，進而加強晶片層級的效能與製程效率。相較於無法開發製造層級浸潤式微影技術製程以推出45奈米微處理器的競爭對手，浸潤式技術將使AMD與IBM更具備製程優勢，例如，一個SRAM記憶體晶胞的效能可藉由這項加強的製程能力而顯示15%的提升，而不需訴諸成本較高的雙重曝光技術。

此外，使用多孔超低介電值介電層以降低金屬層間的電容量與導線延遲，對於進一步提升微處理器效能與減少能源耗損來說是非常重要的步驟。這項技術來自於在業界的超低介電值製程整合之發展，降低了技術層間介電層的介電常數，同時保持了機械上的優勢。與傳統低介電值介電層相較，增加超低介電值的金屬層間介電層可減少約15%導線相關延遲。

?IBM半導體研究與開發中心的技術開發副總裁Gary Patton表示，45奈米的浸潤式微影技術與超低介電值金屬層間介電層的推出，是將我們在阿爾巴尼奈米研究中心（Albany Nanotech Center）的突破性研發工作成功技術轉移至IBM位於紐約州East Fishkill的12吋晶圓頂尖製造與開發線、以及AMD位於德國德勒斯登的12吋晶圓頂尖生產線的初期成果。與AMD以及我們合作夥伴領先技術的成功整合，展現了IBM在合作創新模式上優異的能力。

AMD與IBM在電晶體應變技術上持續加強，已使得電晶體效能不斷提升，同時克服了整個業界在晉升到45奈米製程技術時所面臨的幾何相關尺寸問題。除了45奈米電晶體封裝密度的提升，相較於非應變式電晶體，IBM與AMD在p-通道電晶體驅動電流方面提升了80%，而在n-通道電晶體驅動電流方面則提升了24%。這項成就，為目前45奈米製程技術上所公佈最佳的CMOS效能。

IBM與AMD自2003年1月開始便攜手合作開發新一代半導體製造技術。在2005年11月，雙方宣布延長其共同開發工作直至2011年，並將涵蓋32奈米與22奈米製程技術世代。