Altera宣佈發表DSP Builder版本5.1，能夠為數位訊號處理（DSP）設計工程師提供新的模擬能力。DSP Builder開發工具版本5.1能夠讓工程師在The MathWorks Simulink環境──這種採用模型式架構的設計之中，模擬導入HDL設計。使用這種新功能，高速數位應用工程師可以透過結合其HDL架構的設計與既有的Simulink與DSP Builder模型，縮短開發時間。

DSP Builder可讓工程師在一個具備演算法親和性的環境中，建立採用硬體表述的DSP設計，以縮短DSP設計的週期。版本5.1讓工程師可以同時合併多重HDL模組或Quartus II軟體的設計專案，為每個模組建立個別的模擬模型，可讓設計師在同一個設計環境中，使用標準的Simulink/DSP Builder架構的模型來模擬HDL模組。此外，該工具讓套用與重複使用既有的設計成為可能的作法，這對大型的控制邏輯，或是將具有DSP Builder的DSP資料路徑的複雜狀態機子系統來一起模擬是相當關鍵的要素。