帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Toshiba運用新思科技的Physical Compiler完成佈局遞交的工作
 

【CTIMES/SmartAuto 陳果樺 報導】   2002年03月08日 星期五

瀏覽人次:【901】

複雜晶片設計的科技公司─新思科技(Synopsys)8日宣佈,Toshiba America Electronic Components(TAEC)已經採用新思科技的Physical Compiler作為其以佈局為基礎的遞交(Handoff)工具。TAEC已經運用Physical Compiler執行佈局遞交的流程,成功地為一重要的客戶完成兩顆複雜的系統單晶片設計.TAEC現在正將Physical Compiler納入他們的設計流程之中,同時也為他們特殊應用積體電路(ASIC)的客戶們,將Physical Compiler整合成為其設計套件的一部份。

新思科技表示,在傳統以“邏輯閘為唯一”(netlist-only)遞交資料的設計流程之中,為了達到時序收歛的目的,通常在ASIC客戶與ASIC供應廠商之間,需要好幾次費時且重複的資料傳遞.而在以Physical Compiler的佈局資料的遞交流程中,運用以佈局為基礎、精確的繞線延遲,可以同時完成邏輯合成與佈局的工作.這樣經過佈局後的邏輯資料結果,可以經歷最少次資料來回傳遞的過程,並且在繞線後快速地達成時序的收歛.

TAEC工程部資深副總裁,Jeff Berkman表示,「Toshiba持續地投入頂尖的科技,以維持其高度的競爭優勢,並滿足我們的客戶們對複雜設計的需求.藉由使用Physical Compiler佈局遞交的模式,以及採用客戶端的佈局資料,我們能夠大幅地減少設計資料重複傳遞的動作,並得以為一重要的客戶快速地完成兩個複雜的設計。同時,有鑑於如此令人印象深刻的結果,我們已經決定將Physical Compiler整合到我們內部以及ASIC客戶的設計流程之中。」

Toshiba LSI系統設計部門的總經理Takashi Yoshimori表示,「在高度競爭的網路晶片設計領域,產品能夠準時上市是一個重要的關鍵,藉由採用Physical Compiler的佈局資料遞交,TAEC能夠顯著地降低整體設計的時間週期。」

新思科技Physical Synthesis事業單位的資深副總裁暨總經理Sanjiv Kaul表示,「新思科技的Physical Compiler已經擁有關鍵性的技術,可以用來加速客戶設計的完成。而藉由幫助像TAEC這樣的合作伙伴,將Physical Compiler整合到他們的設計流程之中,我們也間接地幫助TAEC客戶的成功,身為ASIC的領導者,TAEC對Physical Compiler的背書,又是另一個客戶成功的案例,將新思科技的實體合成發展成為全世界多數領導廠商的設計標準。」

關鍵字: 新思科技  東芝(ToshibaJeff Berkman  EDA 
相關新聞
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台
新思科技針對台積電N5A製程技術 推出車用級IP產品組合
新思科技在越南成立IC設計人才中心 培育在地半導體發展
新思科技利用全端大數據分析 擴充Synopsys.ai電子設計自動化套件
新思科技針對台積電3奈米製程 運用廣泛IP產品組合加速先進晶片設計
comments powered by Disqus
相關討論
  相關文章
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案
» ST開啟再生能源革命 攜手自然迎接能源挑戰
» ST引領智慧出行革命 技術創新開啟汽車新紀元
» ST:精準度只是標配 感測器需執行簡單運算的智慧功能


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.100.26.35.111
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw