益华计算机（Cadence）发表Cadence Virtuoso Liberate AMS特性解决方案，这是首见适用于锁相回路（phase-locked loops；PLLs）、数据转换、高速收发器与I/O等混合讯号区块的动态仿真特性分析解决方案。Virtuoso Liberate AMS建立在验证有效的Cadence Liberate特性分析平台的基础之上，能够以20倍的速度分析拥有数百万相关寄生元素的混合讯号宏的布局后网表（post-layout netlists）的特性，远胜过传统「divide and conquer」FastSPICE仿真方法，而且拥有真正的SPICE精准度，能够实现准确的系统芯片（SoC）signoff。

为实现大型混合讯号宏区块，自动建立Liberty模型

随着SoC复杂度日益增加，并且业界转而拥抱IP重复利用和使用静态分析工具为而signoff执行digital-on-top设计流程，涵盖混合讯号宏等设计中的区块都需要Liberty。为了简化这个流程，Virtuoso Liberate AMS掌握数字与模拟路径之间的互动，并在最终的Liberty库中建立其模型，使大型混合讯号宏区块的标准Liberty模型建立工作自动化。

独特混合式分割作法，提高生产力并缩短周转时间

为了提高生产力并缩短仿真时间从数周到数小时，Virtuoso Liberate AMS结合Cadence快速仿真技术?FastSPICE technology?Spectre XPS，提出混合式电路行为切割方法，并将定义的电性特性成功描绘出混合讯号电路区块特性。依据混合式电路行为切割方法，定义出最糟糕逻辑特性。然后利用真实仿真软件,Ture SPICE，将切割逻辑子电路作精确度极高仿真，以达到高精准度library模型。

整合于Cadence Virtuoso模拟设计环境XL平台

对客制电路设计人员而言，Virtuoso Liberate AMS密切整合于Virtuoso模拟设计环境XL平台上（ADE-XL），并藉由ADE-XL平台仿真讯号设定，快速的将仿真结果实现在liberty模型中（.lib file）。

Aquantia Corp.数字IC工程副总裁Darren Engelkemier表示：「使用Virtuoso Liberate AMS之前，混合讯号区块的特性分析过程是错误百出的手工流程。有了Virtuoso Liberate AMS之后，我们的设计团队就能够免除网表处理的负荷，使这项工作自动化，并取得更精准且更可靠的数据，尤其是在我们电路层的非标准架构客制单元。」

Cadence客制IC与PCB事业群资深副总裁Tom Beckley表示，Virtuoso Liberate AMS扩展了公司在混合讯号流程领域的先进地位，为设计人员提供威力强大的全新解决方案，提高生产力并缩短上市前置时间。Virtuoso Liberate AMS已供货。（编辑部陈复霞整理）