Mentor Graphics公司(明导国际)推出新款Tessent Scan Pro 产品,该产品采用的技术可以显著减少使用Tessent TestKompress ATPG 压缩方案的测试资料量。由于测试资料量很大程度上决定了测试积体电路(IC)的成本和时间,因此Tessent ScanPro 产品可帮助晶片制造商以更快、更具成本效益的方式交付他们的产品。

新款Tessent Scan Pro 产品采用的技术可以显著减少使用Tessent TestKompress ATPG 压缩方案的测试资料量。

Tessent Scan Pro 产品的关键技术— Embedded Deterministic Test(EDT)Test Points,应用局部电路修改,可以减少测试向量生成过程中出现的冲突。由此,可以提升测试向量的生成效率,进而显著减少测试资料量。 EDT Test Point 可有效地减少使用各种故障模型(Fault Model)所生成的测试向量,包括来自Mentor的Cell-Aware Fault Model。

「随着我们的设计尺寸不断增加，测试时间的问题变得越来越严重，」Marvel NCD的DFT经理Erez Menahem 说：「使用Mentor的EDT Test Points技术，我们可以显著减少测试资料量，在诸多测试案例中通常可减少1/4到1/3，而不会对品质产生任何影响。」

Tessent ScanPro 产品可在不影响设计性能或计画的前提下，为插入EDT Test Points提供自动化操作。分析和插入步骤可轻松融入到任何DFT流程中。测试点位置经过精心挑选，不会影响时序收敛。此外，用户还可依据所需，利用工具指令控制测试点所在。

「随着设计尺寸不断增加，品质要求变得更加严格，我们的客户也一直在努力降低测试成本，」Mentor Graphics产品行销总监Steve Pateras 说：「Tessent ScanPro 的新型EDT Test Points技术为测试压缩实现了巨大的飞跃。通过将EDT Test Points技术与Tessent TestKompress 解决方案相结合，可使总体测试资料量压缩效能介于200 倍至400 倍的范围；对某些设计而言，压缩效能甚至更高。」

Tessent ScanPro 产品也提供一整套高级扫描DFT 功能。藉由添加有效的扫描架构，将gate-level电路转化成可进行扫描测试和测试资料压缩的设计。并且，还可分析设计可能存在的测试限制、执行测试相关的设计规则检查（DRC），并在需要时自动纠正错误。此外，Tessent ScanPro 产品还支援为阶层化DFT，插入专用和共用的包装单元（wrapper cells）。 Tessent ScanPro产品现已发售。 （编辑部陈复霞整理）