益华计算机(Cadence Design Systems)发表全新版本的Incisive 功能验证平台，为整体验证效能与生产力(productivity)再度建立新标准。针对IP区块到芯片(block-to-chip)与系统芯片(SoC)验证挑战，Incisive 13.2 平台提供两具引擎和更多的自动化功能实现非常快速的效能，加速SoC验证收敛。

在IP区块到芯片验证方面，强化的内容包括了：

‧ Incisive Formal Verifier与Incisive Enterprise Verifier中崭新的Trident引擎，提高formal分析效能达20倍。

‧ Incisive Enterprise Simulator中全新的约束引擎(constraint engine)加速UVM和SystemVerilog测试平台仿真，而且能够搭配Palladium 平台实现高达10倍的仿真加速。

‧ Incisive Debug Analyzer中的全新SystemVerilog支持加上独家UVM除错功能，和Incisive Enterprise Simulator中在SimVision侦错环境中运作的优化探索技术，能够缩小数据库规模达10倍之多。

‧ 不含仿真的全新IEEE 1647 e 单元测试，缩短测试平台程序代码侦错时间达30%。

在SoC验证方面，强化的内容包括：

‧ Incisive Enterprise Simulator与Incisive Enterprise Verifier中周延的x-propagation支持，加速SoC重设与低功耗仿真达5倍之多。

‧ 全新支持Incisive数字混合讯号(Digital Mixed Signal)选项中的SystemVerilog IEEE 1800-2012实数建模技术，实现更快速达100倍以上的混合讯号仿真。

安霸(Ambarella)工程副总裁Chan Lee表示：「我们必须以有限的资源克服不断增长的验证挑战。我们在2013年采用了X-propagation支持，大幅加速我们的重设仿真效能。Incisive验证平台所提供的其他自动化功能帮助我们提高了验证生产力。」