帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Altera 6.0版Quartus II軟體 實現重大改進
 

【CTIMES/SmartAuto 劉筱萍報導】   2006年05月09日 星期二

瀏覽人次:【4054】

Altera公司9日宣佈開始發售6.0版的Quartus II軟體。該版本包括了由FPGA供應商提供的第一款時序分析工具TimeQuest時序分析儀,為業界標準的Synopsys設計約束(SDC)時序格式提供最直接、最全面的支援。這一最新版本還包括擴展的團隊設計功能,能夠有效管理高密度設計團隊之間的協同合作。這些改進符合了當今高密度90nm的設計要求,同時滿足了客戶對更高密度FPGA的需求,並為Altera發展下一代65nm產品系列打下了基礎。

Synopsys策略聯盟總監Lonn Fiance評論說:「FPGA設計人員將業界標準的SDC時序約束格式直接讀取到TimeQuest時序分析儀中,能夠更迅速的實現時序逼近。採用SDC格式可以提高FPGA設計人員的效率,進一步促進標準時序驗證方法在半導體業界的應用。」

與最相近的競爭產品相比,Quartus II軟體繼續為設計人員的高密度90-nm設計提供完整的速率等級,為低成本90-nm設計提供了三種速率等級。

Altera亞太區行銷市場梁樂觀表示:「對於那些在高密度、高性能複雜FPGA市場上參與競爭的設計人員而言,Quartus II軟體為他們提供了無與倫比的優勢。它能夠實現當今業界90 nm設計最可靠的性能和效率,並為65 nm的發展做好了準備。客戶信賴Altera能夠在Quartus II軟體中為他們提供最先進的技術,例如TimeQuest時序分析儀,幫助他們在最短的時間內輕鬆開發出功能強大的設計。」

關鍵字: Altera  梁樂觀  可編程處理器 
相關產品
Altera PowerSoC DC-DC降壓轉換器具有高功率密度、性能和可靠性
Altera公開整合HBM2 DRAM和FPGA的異質架構SiP元件
凌力爾特發表經驗證的Altera Arria 10 FPGA電源方案
Altera FPGA為RICOH SP 3600DN系列新款印表機提供支援
Altera經過認證28 nm FPGA、SoC和工具流程 加速IEC 61508相容設計
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 功率半導體元件的主流爭霸戰
» NanoEdge AI 解決方案協助嵌入式系統開發應用

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.221.93.167
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw