帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Xilinx Virtex-II FPGA開創數位設計新紀元
新型FPGA系列元件提供數位時脈管理及阻抗控制功能

【CTIMES/SmartAuto 黃明珠報導】   2001年01月16日 星期二

瀏覽人次:【2283】

Xilinx(智霖)發表新一代Virtex系列產品,這是Xilinx Platform FPGA的第一套建構產品,同時也是業界設計人員首次能夠以可編程平台來管理訊號完整性、系統時序、電磁干擾(EMI)及設計安全性等問題。此外,Virtex-II還具備Xilinx IP-Immersion技術,可以更輕易的整合軟體和硬體IP核心程式。

Xilinx台灣區總經理賴炫州表示:「現在的系統效能呈現指數成長,而且產品的上市速度也愈來愈快,這些因素皆帶給設計人員全新的挑戰。舉例而言,現在的頻寬需求愈來愈高,系統設計人員必須謹慎因應訊號完整性問題,而Xilinx Virtex-II FPGA的XCITE訊號完整性技術,可大幅簡化電路板的設計,並提升系統的效能。」

Virtex-II系列元件採用業界第一套數位控制阻抗技術(DCI)解決一些關鍵性的設計問題,例如高複雜度電路板佈局、訊號扭曲等等。DCI技術可避免製程差異造成驅動強度不同,而且在溫度、電壓發生波動時,仍然能保持恆定的阻抗。此外,Xilinx的控制阻抗技術(XCITE)使用兩個外接參考電阻器保持數百個I/O接腳的輸入及輸出阻抗,如此一來,不但可減少電路板上的電阻器數量,大幅降低系統成本,而且還可降低電路板重新繞線(re-spin)的機率。設計人員若使用XCITE技術,可減少數百個電阻器數量,使電路板佈局簡化,並增加系統穩定性。

每個Virtex-II元件都有十六個預先設計好的低相偏時脈網路(low-skew clock network),可免除高效能設計中複雜的時鐘樹分析。此外,Virtex-II元件還包含十二個數位時鐘管理器(DCM),可產生運作範圍之內任何頻率的時脈,並提高時鐘邊緣配置(clock edge placement)的準確率,使誤差降到百分之一。除此之外,Virtex-II還支援晶片上與晶片外的時脈同步化,並產生精確的50/50工作週期,對於RapidIO、LDT、SPI-4之類的DDR應用系統相當適合。

Quantum Bridge Communications公司創始人兼資深工程副總裁Jeff Masucci表示:「Xilinx新推出的Virtex-II元件改良了時鐘路徑(clock routing),並增加專屬RAM記憶體區塊、提高了整體效能,使我們能以更快的腳步及更高的整合度開發出新一代產品。」Virtex-II系列元件是第一套提供創新式分散頻譜時脈技術(spread spectrum clocking technology)的可編程方案,可減少電磁干擾所產生的雜訊。數位分散頻譜(DSS)技術可分散所輸出的時脈頻譜,以降低電磁干擾,且符合FCC的規格標準。這套功能可以讓設計人員大幅降低系統成本、縮短設計週期,減少電路板重新繞線的機率,並免除遮蔽電路(shielding)的昂貴成本。Virtex-II系列元件具備位元流加密功能,可保障設計的安全性。這種功能應用安全的Triple DES演算法將位元流編碼加密,加密演算所使用的密鑰是透過IEEE 1149.1 (JTAG)介面來提供,使用電池或其他恆定電源供應器將密鑰儲存於晶片中。加密之後的位元流可以使用解密專用的密鑰庫(key bank)載入FPGA元件中。這項功能可以提高設計的安全性,避免設計遭人竊用,並使IP供應商能發展全新的商務模式。

Xilinx這次採用IP Immersion 和 Active Interconnect兩項革命性技術作為內嵌IP的依據。其中IP Immersion技術可讓硬體IP核心程式擴散到Virtex架構的任何一個象限,並與周圍的陣列保持流暢整合度。Active Interconnect技術則可提供主動驅動的路徑通道(routing channel),使硬體和軟體IP核心程式不論在陣列的任何位置,都能保持可預測的超高效能。此外,Virtex-II系列元件還提供內嵌式處理器基礎架構、gigabit超高速序列效能,並支援類比訊號。

關鍵字: Xilinx(賽靈思可編程處理器 
相關產品
賽靈思新款加速器卡Alveo U55C適用於高效能運算和大數據作業負載
加入機器學習功能 Xilinx Vivado工具可縮短5倍編譯時間
新款異質平台提升AI效能 賽靈思擴展邊緣運算應用
Xilinx推全新自調適系統模組系列 首發產品聚焦AI視覺工業應用
Xilinx推出多功能電信加速器卡 擴展5G O-RAN虛擬基頻單元市場
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 功率半導體元件的主流爭霸戰
» NanoEdge AI 解決方案協助嵌入式系統開發應用

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BN01UJSWSTACUK2
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw