美商赛灵思（Xilinx）推出低密度奇偶校验（Low-Density Parity-Check；LDPC）错误校正IP基础，为云端与资料中心储存市场实现各种新一代快闪型应用。由于各种3D NAND技术让NAND快闪记忆体不断精进，LDPC错误校正已然成为一项关键的核心功能以因应现今储存解决方案对可靠度和耐用度的严格要求。赛灵思的LDPC IP解决方案拥有逼近薛农极限（Shannon Limit）的极佳程式码效能，且能达到非常低的错误率平缓现象（error floor），并可同时支援硬性及软性决策解码。该架构除了可灵活扩充外，更可支援未来各种新一代的非挥发性记忆体元件（non-volatile memory），亦可为要求严苛的储存应用提供所需的高传输量和低延迟率。这款最新解决方案不仅针对赛灵思的FPGA元件进行最佳化，可减少元件面积和降低功耗，且其所需的逻辑数量更比其他同类解决方案减少50%。

该款LogiCORE IP以低密度奇偶校验（LDPC）错误校正IP基础，为云端与资料中心储存市场实现各种新一代快闪型应用。

赛灵思DSP设计长Chris Dick博士表示：「赛灵思在错误校正、数位讯号处理（DSP）和LDPC的范畴有10年以上的丰厚经验，我们运用这些专精技术为资料中心储存市场提供世界级的LDPC解决方案，同时亦是当前唯一可以实践这种承诺的FPGA业者。我们优化了LDPC IP各项功能以配合快闪记忆体的独特特性，并有效因应云端环境最严格的储存要求。」

赛灵思现可针对早期采用客户提供快闪记忆体LDPC错误校正LogiCORE IP解决方案，并于今年第4季全面出货。 （编辑部陈复霞整理）

[展会讯息]

展会名称：2015年快闪记忆体高峰会（Flash Memory Summit 2015）

展会日期：8月12日至13日

展会位置：美国圣塔克拉拉

摊位编号：721

展示内容：最新的快闪记忆体LDPC错误校正LogiCORE IP解决方案