帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
Altera全新MAX IIZ CPLD實現零功率消耗
 

【CTIMES/SmartAuto 林佳穎報導】   2007年12月11日 星期二

瀏覽人次:【3363】

Altera宣佈全新零功率消耗MAX IIZ CPLD進一步擴展其低功率消耗可編程邏輯解決方案產品組合,該元件是專門針對解決可攜式應用市場的功率消耗、封裝和價格限制所設計開發。與相競爭的傳統巨集單元CPLD相比,MAX IIZ元件具有6倍的密度和3倍的I/O資源優勢,以相同甚至更低的功率消耗滿足設計人員對各種功能的需求,同時大大降低電路板面積。MAX IIZ元件為CPLD系列增加零功率消耗和超小型封裝型號,使掌上型設備和其他可攜式應用能夠充分發揮CPLD的諸多優勢——包括靈活性、產品快速面市以及電路板級整合等。

Altera全新MAX IIZ CPLD實現零功率消耗
Altera全新MAX IIZ CPLD實現零功率消耗

Altera公司低成本產品行銷總監Luanne Schirrmeister表示:「MAX IIZ的推出進一步拓展Altera的低功率消耗產品組合。從智慧型電話到可攜式媒體播放器,目前可攜式應用設計人員需要具備突出產品優勢的能力才能獲得市場成功,而且還不能增加功率消耗或者封裝外形。因此,我們推出MAX IIZ元件,它完美地結合零功率消耗、小外形封裝和低成本等優勢。」

MAX IIZ元件的密度分佈在240至570個邏輯單元(LE)之間。元件提供超小型MBGA封裝,I/O數量達到160個。與其他元件相比,邏輯密度和I/O數量的增大進一步提高現有功能的整合度,大大節省電路板面積,減小功率消耗,同時降低系統整體成本。

MAX IIZ結合非揮發性和暫態接通功能,以及創新的查找表(LUT)邏輯結構,打破傳統巨集單元CPLD在功率消耗、體積和成本上的限制。元件採用0.18微米製程、1.8V內部核心電壓和6金屬層快閃記憶體,在單個元件中實現高級功能和零功率消耗。MAX IIZ CPLD在高階系統特性上遠遠超出傳統巨集單元CPLD,這些特性包括用戶快閃記憶體、內部振盪器、成本最佳化、更大的密度、更小的封裝以及更低的功率消耗等。

關鍵字: CPLD  Altera  可編程處理器 
相關產品
Altera PowerSoC DC-DC降壓轉換器具有高功率密度、性能和可靠性
Altera公開整合HBM2 DRAM和FPGA的異質架構SiP元件
凌力爾特發表經驗證的Altera Arria 10 FPGA電源方案
Altera FPGA為RICOH SP 3600DN系列新款印表機提供支援
Altera經過認證28 nm FPGA、SoC和工具流程 加速IEC 61508相容設計
  相關新聞
» 巴斯夫與Fraunhofer研究所共慶 合作研發半導體產業創新方案10年
» 工研院IEK眺望2025:半導體受AI終端驅動產值達6兆元
» ASM攜手清大設計半導體製程模擬實驗 亮相國科會「科普環島列車」
» SEMI提4大方針增台灣再生能源競爭力 加強半導體永續硬實力
» 國科會促產創共造算力 主權AI產業專區落地沙崙
  相關文章
» 使用PyANSYS探索及優化設計
» 隔離式封裝的優勢
» MCU新勢力崛起 驅動AIoT未來關鍵
» 功率半導體元件的主流爭霸戰
» NanoEdge AI 解決方案協助嵌入式系統開發應用

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.147.68.39
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw