意法半導體（STM）以多篇獨創論文和合著論文參加於加州舊金山舉行的DAC 2009。會議中，ST以針對複雜系統級晶片的3D堆疊、物理和系統級晶片設計以及IC可靠性發表的設計方法與自動化新進展，成為關注焦點。

在DAC 2009「管理日」專題研討會上，ST中央CAD及設計解決方案事業部總經理Philippe Magarshack發佈「3-D堆疊：消費性電子系統級晶片的發展機會與趨勢」論文，這篇論文主要在探討極具前景的3-D整合技術，可提供更高的電晶體密度、更快的連接速度、異質技術整合、更低的功耗和成本，以及縮短產品上市時間等優勢；這項技術並可將摩爾定律對產業發展的影響延伸至未來十年。不過，3-D整合也需克服一些挑戰：此項技術需要一系列新功能，包括製程、架構、設計方法和工具，以及用於消費性電子應用的3-D晶片量產之前的測試解決方案的開發。

此外，ST並發佈幾份有關物理設計和系統級設計的論文，包括對架構級設計和功率估算技術的探討，以及有關IP重覆使用的設計自動化議題。對於無線通訊和有線應用，電源管理也是一個日趨重要的議題。意法半導體的工程人員並針對此發表一個功率規劃和估算系統架構，以應對在可攜式產品中維護和延長電池使用壽命所需克服的挑戰。

關於DAC 2009和ST所有發表之論文，詳情請瀏覽http://www.dac.com/46th/index.aspx 。