ASIC設計服務暨IP研發銷售領導廠商－智原科技，宣佈推出DDR2實體層介面（PHY）IP，其中0.13微米以及90奈米製程已經通過聯電矽驗證。智原的DDR2實體層IP將可以協助半導體廠商設計高效能的DDR2記憶體整合晶片，尤其適用於消費性、汽車電子零組件、工業以及醫療設備等領域的應用產品。

隨著新世代的應用增加，SoC設計人員需要更高速以及更低功耗的DDR2解決方案，並希望同時兼顧成本與效能，所以對於DDR2介面的需求亦日益增加。然而採用DDR2介面，有其優點，但也往往伴隨著高度的挑戰，尤其是由於阻抗不匹配所引起的訊號不連續、訊號和電壓的不完整等。所以設計人員一方面需要投入大量的時間和資源，來完成on-chip的IP整合，一方面也需要處理off-chip的訊號問題。更令設計人員感到心力交瘁的是，如果這些相關IP都是從不同廠商取得授權，其要面臨的整合問題更是難上加難!

而智原此次推出的DDR2 IP，是奠基於智原在系統層級的訊號整合分析能力，以及類比I/O 緩衝存儲器（

buffer）的電路設計能力等，能夠精確提供輸出的阻抗值，並提供客戶一個較佳的方式去處理系統層級的的訊號整合問題等，是一個優於同業的高整合方案，大幅降低設計者所需的時間和心力。對象則包括所有電路板(PCB)線路上的阻抗以及終端電阻等。同時，其極大化的彈性，一方面讓設計人員依其產品特性，得以有高度的設計空間來調整，一方面也同步解決了時序收斂的問題。

智原科技IP業務曁研發副總王心石表示，「我們很高興能夠推出這款已經通過矽驗證的DDR2實體層IP，來滿足客戶對於功能強大、高穩定和高效價比記憶體解決方案的需求!這款完整的解決方案，包括了SSTL18 I/Os、資料同步模組，以及類比DLL等，能夠大幅降低設計者的整合障礙。同時，因為智原在設計時即將off-chip後的狀況預做模擬與考量，對於整體競爭力的提昇更是有相當的幫助。目前已經有多家國際級大廠將智原的DDR2 IP，應用於他們的消費性產品IC。未來我們也將持續積極地佈局，協助客戶在搶得先機的狀況下，將產品推入市場。」