現今生活中隨處可見電子設備，而電源轉換器為其中不可或缺的重要元件。電源轉換器能夠提供電腦運作的電源、啟動偵測設備，並讓組裝線自動控制裝置進行運作。新型的電源轉換器還能提供汽車運轉和煞車時恢復動力所需的電源。

電源轉換器是透過轉換過程中的電容與電感元件來切換電壓和電流，進而提供電源，之後，再以幾近無耗損的方式恢復電源。一般來說，切換沿（switching edge）愈快表示轉換愈有效率。

然而，快速切換沿會產生高頻率（HF）雜訊。這些不必要的雜訊會減弱控制訊號，導致整體系統功能不良。仔細進行配置並注意接地情形可提高訊號雜訊比（SNR），以消除大部分的雜訊問題。設計人員需要辨別雜訊的來源，並找出負責將雜訊與控制電路耦合的機制。

提供電壓回饋和電流偵測資訊的跡線特別容易受到注入雜訊的影響，如果這些訊號線位在傳導高di/dt電流或dv/dt電壓的其他跡線旁，與這些跡線耦合的雜訊會蓋過訊號。

使電源轉換不同電壓所需的磁性元件具有雜散磁場，因此能夠感應感測線的電流。如果這些元件過於接近控制電路感測線，則會混入漏磁量，造成回饋迴路出現感應電流和電壓。因此，務必確定控制電路與任何可能有磁通量的線路之間有足夠的間距，切勿將控制IC置於電源變壓器或電感下。

對於高dv/dt跡線來說，兩條跡線之間的電容會促成雜訊源與訊號之間的耦合，當訊號線跨越高dv/dt跡線時應呈90度，以便將兩條跡線之間的有效電容降至最低。在雜訊源與訊號線之間加上隔離或接地，有助於減少這類電容耦合。

另一種減少雜訊源干擾的方法是使用低阻抗終端器。大多數雜訊源的阻抗都相對較高，如果訊號線的雜訊頻率達到接地低阻抗（通常在切換沿），雜訊便會降至最低。

然而，其中最大的問題是接地平面的電流，及其對訊號造成的影響。電流從驅動器流向FET閘極時，di/dt的切換沿會大於100A/μs，而dv/dt的切換沿會大於200V/μs。這些都是驅動器的常見情況，並且也會出現在驅動FET的控制IC上，有時則會出現在驅動驅動器的控制IC上。

接地彈跳是接地平面電壓中電流暫態造成的短暫性局部變化，從源頭FET經過電源元件到大容量儲存電容，會因為電阻或電感而出現這種現象。

為了開啟FET切換，IC的輸入電容會產生電流，然後流經驅動電晶體，到達FET閘極。然而，這些電流不會就此停止，它們注入FET閘極的電量必須通往整個電路。因此，來自FET源極的回流電流會經過接地路徑，最後流回IC的輸入電容。這確實會造成接地彈跳，因為控制IC接地與FET源極之間的電感會干擾驅動電流的高di/dt，而此時流經FET的負載電流會增加此接地彈跳。

開啟FET時，FET源極的電壓會暫時高於IC的額定接地。

關閉FET時，IC的驅動接腳會縮短至IC的輸入電容負極終端，這會透過IC的內部開關使FET閘極放電。當然，FET的閘源極電容會從IC接地汲取電流，產生的結果同樣是極高的di/dt和接地暫態（首先在電流開始流通時彈跳，然後在閘極至源極電容放電時驟降，電流就此停止）。FET高速關閉會增加驟降，導致從FET到大電容都出現負載電流的高負極di/dt。

在IC內部，閘極切換電流也有類似的運作方式和影響。其中因為距離短，所以電感影響小，但是，由於連接線的半徑小，因此相關的電阻效應相對來說較為嚴重。然而，因為控制電路的資訊都是在IC中處理，所以一定要從控制電路這方面查看控制電壓。若要更詳細查看，可使用訊號接地做為所有訊號的參照點。

為了將IC內部的這些電流降至最低，可將兩條接地連結至IC：電源接地和訊號或無雜訊接地。

電源接地是通過大型高頻率陶瓷電容（通常與更大型的電解電容並聯）連接至Vcc（或Vdd，視使用的IC術語而定），可提供切換閘極驅動與IC內部驅動所需的電流。

在電路板配置中，將陶瓷電容跨越Vcc和電源接地（在兩條地線的系統中通常稱為PGND）而儘可能靠近IC進行連接，這會形成相當嚴密的迴路，使耦合現象降至最低，並減少迴路電感的效應。FET（或驅動器）的跡線應該位在接回PGND接腳的接地平面之上，這有助於將電感降至最低，使得彈跳或驟降的程度也降至最低。至於單層電路板，可以將驅動置於輸入電源（Vcc）和輸出電源地線（PGND）之間。

通常大電容連接在最接近IC的區域，因此可提供在開機啟動配置中，啟動轉換器所必備的儲存電源。這個電容與上述的陶瓷電容並聯，同樣應該靠近IC。

用兩條接地控制IC可限制IC內部高循環電流所產生的所有雜訊，例如輸出端出現的驅動電流或IC控制區域內Ct電容中出現的震盪器電流。如果驅動電流流經整個IC控制電路，很可能會造成IC半導體的內部接地平面出現電壓變化。使用兩條接地後，會將高電流產生的雜訊限制在IC的一個區域內，這可將雜訊降至最低，並且使雜訊不干擾控制邏輯。

無雜訊接地（一般稱為接地或指定GND）應該只連接IC之下的PGND，請參考此接地的所有控制訊號。Vref應該由大約0.1μF的高頻率旁路電容直接連接此接地，也可以按照控制器的資料表所示進行連接，此電容必須直接跨越Vref接腳，以短跡線連接無雜訊地線。

Vref是IC的內部電壓軌，因此，所有的比較器、運算放大器（op amp）和邏輯閘極都會從此來源取得電源。偵測輸入的共模範圍通常不可超過Vref至GND範圍 （請參考控制器規則的絕對額定上限表），此範圍通常小於Vref，但是包含接地。

此接地（GND）現在只出現低（ma）電流，並且是轉換器的接地參考。這可以想像成以一座低阻抗的橋連接的島嶼，而這座橋是IC至PGND之下的連外道路。這表示，如果PGND彈跳或驟降，連接此接地的所有訊號將跟著彈跳或驟降，此時，其他所有電壓變化將被視為受到此電壓的影響。

務必將這座島嶼隔絕在外部雜訊源之外，切勿讓驅動跡線跨越此接地平面。電源轉換中的電流和電壓不應過於接近，以免造成此接地平面出現任何雜訊。不過，電路也無法在完全隔離的情形下運作。

電路會回應控制IC以外的部分所產生的訊號，這些訊號來自於充滿雜訊的區域，因此必須在訊號來源和IC之間使用低通濾波器過濾內送訊號。圖一顯示具備理想接地的電源轉換器一側基本元件。

《圖一　包含接地平面的電源轉換器》

在圖一中，已假設驅動器與此轉換器相關聯，這兩者共用相同的接地平面做為控制IC的電源端，但是兩者位在IC和電源元件之間，此一配置可確保驅動器接地參照來自於IC的訊號。另外須注意，PGND接地（紅色）與輸入電源回傳跡線（黃色）的連結點接近切換元件的大電容。理論上，大容量輸入電容、電源FET來源和PGND平面的連線呈星型接地點，

務必使大電容儘可能靠近切換元件，以便將電源切換週期中的暫態電壓和電流侷限在最小的範圍內，這可限制注入控制電路的雜訊。另外需要特別注意訊號線的雜訊，除非將SNR調高，否則問題會擴大。

由於雜訊通常是在高頻率時發生，因此可以將RC低通濾波器加至訊號線，如圖二所示。另外使電阻跨越產生訊號和雜訊的電源接地（雜訊接地）以及無雜訊接地（訊號接地）兩者之間的斷路，這可將耦合於雜訊跡線與無雜訊接地的所有雜訊降至最低。

使用者可以選擇使用1206電阻，以達到優於0402電阻的隔離效果。在電阻旁放置將訊號連接至無雜訊接地平面的電容，以做為立即的低通濾波器。

《圖二　低通濾波器元件的配置》

濾波器的衰減頻率應該比控制訊號的最高預期頻率高出一個級數，如果電壓控制迴路的0dB交越是10kHz，可選擇電壓回饋訊號端的濾波器元件，使得濾波器3dB衰減頻率達到100kHz以上。

如果IC只有一個接地，設計人員仍然可以做出兩條接地的系統，差別只在於這兩條接地的終端都在控制IC的輸入接地接腳。

圖三顯示的系統含有8接腳的裝置，其中第8個接腳是參考電壓，第7個接腳是輸入電壓，第6個接腳是輸出電壓，而第5個接腳是接地接腳。許多控制IC都採用這個配置。其Vcc電容位在IC的電源接地（PGND）之上，閘極驅動路徑和輸入電壓也是如此。其他所有訊號和元件則位在無雜訊地線（GND）之上，而這些元件都適當地連接於此接地。

《圖三　顯示功率（Vcc）與Vref電容配置的適當接地平面》

圖三未顯示要將訊號導入無雜訊接地區域所需的其他任何濾波。此外，涉及PWM控制IC的另一項問題是超出IC設計限制的極端電壓偏移。這些情況都相當不安全，因為會導致內部寄生裝置啟動並鎖定IC，使得控制IC以及嘗試控制的電源損耗或毀壞。驅動訊號特別容易受到接地彈跳、接地驟降和驅動線路震盪現象的影響。

將接腳引入超出裝置設計限制的電壓區域時，會啟動內部結構的寄生裝置，因而造成IC嚴重損耗。這些寄生裝置不必直接連接至出現暫態的接腳，此暫態可能啟動其中的寄生裝置，導致另一個寄生裝置啟動。這些寄生裝置可能為矽控整流器（SCR）的形式，然後會造成鎖定，直到電流降至寄生SCR所持的電流層級以下為止。

物理定律真是顛撲不破，這不是單獨一家IC半導體製造商才會遇到的個別問題。用於半導體PWM IC的電晶體和FET是以隔離電晶體隔開。如果引入任何接腳，接地以下的Vbe會導致這些隔離電晶體啟動。如果引入Vcc以上的輸出或引入Vref以上的訊號線，也會發生這種情形。對於負極電壓可能高於接地以下Vbe的接腳，可以使用Schottky二極體。

《圖四　IC接腳寄生元件示意圖》

這些電壓區域包括引入接地以下的任何接腳、在Vcc以上震盪的驅動接腳，以及在規格Vref或絕對最大額定以上所引入的訊號接腳。無雜訊地線會參照Vref電壓之類的訊號。查看接腳的雜訊時，可使用無雜訊接地進行對照。

結語

雜訊是相對性的問題。如果引入IC中的訊號維持在設計限制內，並且去除電路雜訊，IC應該能夠正常運作。如果訊號出現大量雜訊，IC便無法判斷正確的動作為何，並且將無法提供所需的控制功能。在配置中進行接地並謹慎處理，是使控制電路不出現雜訊並進行正確運作的重要關鍵。

首先必須在PWM控制電路旁的電路板上，將電容置於VCC與電源接地之間，然後將Vref電容置於Vref與訊號接地之間。電源與回傳電源連接IC時，應該儘可能相互接近。在多層電路板中，電源「IN」跡線應該位於電源接地平面之上，而FET或驅動器的輸出驅動應該位在多層電路板的同一平面之上，或位在單層電路板的接地跡線旁。

個別控制訊號的接地島嶼需要連接至電源接地的單一點，這座島嶼本身應該具有可過濾Vref的HF濾波器電容，並且應該在單一點連接以外的情況下，與電源接地PGND相隔離。

---作者為TI德州儀器資深應用工程師---