过去几年来，SoC逐渐成为芯片类的主流。事实上，现在有些观察家相信，主要的芯片类型实际上只分成两种：SoC及内存。当把焦点放在测试SoC的趋势和策略时，真正所考虑的趋势及策略其实遍及所有非内存的芯片。

对SoC芯片而言，测试已成为一种更有挑战的研发项目，引发的问题也日渐增加：要进行多少测试才能完整、要嵌入多少测试以及愿意付出多少测试成本？先前在相关方面的争论集中在测试厂商要用何种测试的型式使其能够一枝独秀？而目前这些测试的相关问题已有答案，并在SoC测试策略方面引发热烈地探讨相关研发项目。

测试SoC有三种主要意义，并各自拥有其拥护者及辩护者，其三种意义分别为：传统功能测试、结构测试及BIST测试（内建的自我测试）。功能测试只能由一组测试器单独执行，而当SoC变得更为复杂时，便需要更高的测试功能。由于担心未来测试机的效能及成本增加，半导体厂商开始加入更多的扫描路径（Scan Path）到设计中，以便藉由结构测试方式（Structure Test），例如DC与AC扫描，来找出芯片在制造时所发生的潜在错误。相信此种结构测试法（Structure Test）可满足所有需求，部分测试机甚至仅使用结构方式进行测试。最后，有愈来愈多的BIST与SoC设计整合，但几乎仅限用于嵌入式内存测试，而在该类测试中，其运算系统方式到pattern generation须符合内存的排列架构。然而，并非所有内存皆采用 BIST测试。同时，BIST所需的额外费用仅值得用于大型嵌入式内存，而小型内存仍须采用外部测试。
...
...