DFM（Design For Manufacturing）市场前景看好的趋势下，EDA的商机也日益蓬勃，在DFM市场中，消费性IC与上市时程（time-to-market）及单位成本（unit cost）有最直接的相关性。 Synopsys为提供EDA工具的厂商，此次推出新一代的IC Compiler，为消费性IC设计提供便利的解决方案。

《图一 Synopsys全球策略发展副总裁Kevin Maguire》

EDA是IC设计产业中相当重要的一环，属于IC后段设计，以前的IC设计可分为前段与后段（from-and & back-end），现在则可以分为三部份，语言描述、逻辑合成与线路呈现。而EDA的功能在于协助合成后的线路呈现与验证，关系着产品设计的良率（Yield），良率佳，成本自然就降低。

Synopsys IC Compiler最早开始在2005年上市，经过一年多来的不断改进与修正，最新的IC Compiler融入了该公司design planner「JupiterXT」的技术，能够延伸至整个平面规划的流程（place and route） 。并且在设计收敛（design closure）过程中提供signoff-driven，所谓的signoff-driven就是前端处理，后端确认的方式，类似银行作业的形式。另外，还对使用多阈值电压的低耗电化以及使用MT-CMOS功率门控的泄漏电流管理功能改进。并且通过更新电路库标准－Liberty，提高了MT-CMOS功率门控的建模功能。对于DFM而言，则新增了可在设计过程中对良率进行预估的功能，例如，时序驱动型布线展宽、金属填充、冗余过孔的插入等功能。

Synopsys的全球策略发展副总裁Kevin Maguire指出，目前市面上，平面规划流程的应用工具，由于在布局（placement）、时脉树（clock tree）及绕线（routing）等方面无法提供连贯的处理程序，所以整体效能不是很好，而IC Compiler具有的优点是实体合成（Extended Physical Synthesis；XPS）技术，突破上述技术瓶颈，在所有平面规划流程的各个不同程序中，都可以进行physic synthesis。同时，IC Compiler具备以TCL-based为基础的完整架构，可以让客户自行进行创新的设计。

Synopsys对于市场进行评估，认为消费性电子的主打族群为时下年轻人，E世代对电子产品的要求是麻雀虽小，五脏俱全，而且又可以携带一整天不需充电。而IC Compiler所能提供消费性电子IC设计的帮助在于对电源的规划，以及良率的提高，并协助设计者缩短产品开发时程，对消费性IC设计产品来说，单位成本与上市时程是设计能否成功的关键。而EDA是设计的伙伴角色，目的在于使设计如预期的想像。Kevin Maguire幽默的表示，Synopsys总是致力于降低设计者对IC制程后的惊讶程度。

在全球化（globalization）的浪潮中，Synopsys于民国80年于台湾成立分公司，在地深耕了十五年。其值得一提之处在于Synopsys响应了政府推动的矽岛计画，在台湾成立研发中心以发展EDA工具，培育台湾的EDA研发人才，并与工研院系统晶片技术中心（STC）签订90奈米晶片研发合作备忘录，开发新一代制程技术，强化在台湾IC设计的布局，落实了全球在地化（globalocalization），运用全球的核心技术来结合在地人才，提升台湾在国际半导体市场的竞争能力。