最近出現的Rambus技術，明顯提升了以電腦為基礎的設計裡處理器存取記憶體的能力。此科技是以非常快速的晶片對晶片介面為基礎，已經為新的DRAM架構稱之「RDRAM」。這項科技也可以配合傳統的處理器與控制器使用，效能要比傳統DRAM快10倍。雖然記憶體匯流排系統消除了記憶體存取瓶頸，但是其工作已達數位效能能力的邊緣。匯流排記憶體通道雙緣皆為400-MHz差動時脈傳輸資料，因此資料率高達800-MB/s。而且其資料、時脈以及控制線路的邏輯電位都是800-mV，必須在阻抗穩定控制的環境下工作並符合嚴格的時序要求。

嚴格的設計要求

Rambus架構具有許多優點，卻也同時對系統開發人員帶來三項主要的系統設計與驗證挑戰。第一：Rambus通道的高速訊號引起的嚴格要求。13個高速高品質訊號必須以阻抗穩定控制的傳輸線路傳送，這些線路的長度要非常接近才能減少時序偏移。使用特殊800-mV邏輯電位傳輸資訊並與標準CMOS電路交互作用時，這些訊號形成匯流排通道的有效部分。我們很難利用示波器或邏輯分析儀檢查這種高效率結構的 Rambus即時系統交互作用。設計師必須詳細檢查13條線路上載送的混雜高速資訊，驗證系統效能及解析系統作業，才能清楚地了解記憶體通道中的動作情形。
...
...