類比晶片設計一直是晶片設計中最困難、最需要經驗、也最耗時的一項工程，完全得仰賴設計工程人員本身的技術和經驗，時常得使用人工手繪的方式進行電路設計，接著透過許多的量測儀器來調教測試，若有電路錯誤，就又得重複先前的工作流程，如此前前後後的反覆來去，不但耗力，更是耗時，面對越來越快的產品上市時程，類比晶片的設計正面臨嚴峻的考驗。有鑒於此，先進EDA工具提供商捷碼科技（Magma）推出了其第二款的類比晶片設計工具「Titan」。Titan 能整合混合訊號與數位設計，可大幅提高類比設計師的效率和生產力。

捷碼科技主席兼首席執行長Rajeev Madhavan

不同於其他的設計工具，Titan為一套全晶片級的混合信號設計、分析以及校驗平台。它能將混合訊號實施方案與數位實施(digital implementation)、電路模擬(circuit simulation)、晶體管級提取(transistor-level extraction)以及校驗緊密的整合為一體。加上Titan同樣基於捷碼的統一數據模型，因而能與捷碼的Talus 數位IC實作、FineSim Pro電路模擬、QuickCap TLx晶體管級提取(transistor-level extraction)、Quartz DRC及Quartz LVS物理驗証產品共同運作，讓類比和數位設計師能了解相互的工作內容，進而增進彼此的合作效率。

捷碼科技主席兼首席執行長Rajeev Madhavan表示，目前類比設計與數位工作是完全分開的。他指出，類比晶片設計有很大一部分是必須依規格訂做，而且過程中需要用很傳統的手繪方式進行，若設計完成後發現有錯誤，便必須再重頭來過先前的程序，相當耗時又易錯，若日後想要變更設計或者移至其他晶圓代工廠，時常都需要再從頭開始進行電路重新實施。

Madhavan表示，過去類比設計最大的問題就是沒有辦法做到「IP reuse」和「Design reuse」，導致設計時程相當冗長，一個完整的類比設計流程時約要耗費9~12個月，非常不符合目前的市場需求。而Titan平台提供自動化的晶片完工修整功能，能將混合訊號平面電路圖與Talus的佈線功能整合，將可以大幅縮短開發的時間。加上Titan支援多電腦多CPU的運算方式，處理大型的電路設計也具有極佳的效率。以一個含有800百萬個電晶體的設計為例，全晶片的展開只要4分鐘，重新規劃電路只要8秒鐘，較其他對手快10倍~50倍左右。

Madhavan表示，Titan是目前市場上唯一的混合信號開發平台，能利用數位的方法去修改類比的問題，加上具備絕佳的性能，對於先進製程的晶片設計非常有利。而為了推廣Titan平台，目前捷碼也積極的與全球的晶圓廠合作，將鎖定45奈米製程以下的設計方案為主。