益华电脑(Cadnece)本月初正式推出最新的4.0版本Envisia实体认知合成(Physical Knowledgealile Synthesis,PKS)暨Ambit BuildGates晶片合成工具。上述两项已整合至Cadnece SP&R（Synthesis/Place-and-Route）设计流程内的新产品，执行速度比旧的3.0版本快了三倍之多。除此之外，4.0版本还另行提供资料路径（Datapath）与低耗电（Low-Power）附加选项与高性能「为测试而设计」（Design for Test,DFT）使用环境。

Innocomm无线网​​路公司是另一家运用资料路径附加工具把整套设计程序连贯起来，进而把资料路径电路面积缩减50％的成功案例。身为支援合成环境内，Veilog 2000的龙头厂商，Cadence把RTL改变的更精简，更容易理解。设计人员也因此能以更便捷的方法完成内建复杂乘法器与radix-4 Butterflies滤波器的Fast Fowier Tramsform （FFT）电路设计。

Envisia PKS 4.0与Ambit BuildGates 4.0众多客户的实际试用结果均肯定此一工具为市场上现有产品中，功能最完整，准确度也最高的晶片实体合成工具。它所预测的结果与最终的绕线时序，仅有3％以内的差距。这份超高的精准度是来自于将前段与后段设计工具的合成、时序、配置及实际绕线引擎结合为一的完美结果。因而能在设计速度与晶片尺寸规格上，产生较佳品质的成品。新版软体内建的大容量，高性静态时序分析工具，有助于达成高生产力的时序收敛目标。最后，充分利`用现代网路化计算环境优势的分散式合成特性。更可大量节省百万闸数电路的合成执行时间。

Envisia低耗电合成选项工具拥有合成分析与最佳化作业引擎，能对电路的耗电、时序与尺寸限制，同时做并行的最佳化设计。低耗电合成选项帮助工程师在早期的设计阶段即可决定系统的耗电量。这项预测能力对目标市场锁定低耗电应用​​产品（如手持式消费产品与卫星系统）的晶片设计人员是不可或缺的关键技术。