台積電日前推出設計參考流程7.0版，相較於6.0版本，新版本強化了統計靜態時序分析（Statistical Static Timing Analyzer；SSTA）功能，及新的耗電管理方法與可製程性設計（DFM）功能。

2005年6月，台積電推出了65奈米參考流程，同時推出一套與製程相關的工具套件Yield Plus，以及Yield Pro設計服務。台積電公開晶圓製程資料，支援無晶圓廠（Fabless）DFM設計，使從事65奈米及其以下晶片設計的工程師能夠從專業晶圓代工廠中獲取專有的製程資料。此舉可望消弭這些無晶圓廠的IC開發人員在設計中所面臨的最大障礙，使他們得以進一步與IDM設計者的開發保持同步。

這項行動將促使台積電與EDA供應商、資料庫和IP供應商以及獨立的設計中心加以結盟。台積電把DFM能力帶給設計人員，而不是像以往宣稱的那樣，主要只在晶圓代工廠處執行DFM流程。DFM在傳統上都是透過設計規則檢查來進行處理。但在65奈米節點，這種傳統方法便會遺漏許多錯誤。一個選擇是擴大規則基礎，但這會減緩設計速度並使規則檢查變得複雜，更好的選擇是轉向DUF支援。

台積電所開發的DUF格式，包含微影制程檢查（Lithography Process Check）、化學機械拋光分析（Chemical Mechanical Polishing Analysis；CMP）以及關鍵區域分析（Critical Area Analysis）等DFM工具項目。藉此增加晶片設計人員使用DFM工具的便利性，並進一步提高進行DFM分析的作業及管理效率。IC設計人員可以下載經過加密並以DUF格式編寫的台積電DFM套件（DFM Data Kit；DDK），DUF資料來自於台積電所謂的DFM資料工具套件，可直接提供給客戶。由於格式已經授權給了指定的EDA供應商，所以這些工具也是經認證的。並可直接在各自的公司內部工作站，使用通過台積電驗証的DFM工具進行DFM分析。

台積電除了已與Synopsys及Cadence二家EDA合作外，再新增Magma合作夥伴。同時，台積電亦宣佈透過與設計服務生態聯盟（Design Service Ecosystem）夥伴的合作，完成了65奈米DFM工具套件。