益华计算机（Cadence）日前表示，该公司Encounter数字IC设计平台的核心部分-NanoRoute绕线器，已经协助完成第一百套的IC设计成功案例。Cadence表示，从十八个月前产出第一套光罩以来，NanoRoute就一直被应用在微处理器、网络、绘图、电信通讯及其他各种设计的ASIC/ASSP和COT设计方法中。NanoRoute新一代以图形为架构的绕线器可提供良好的速度和能力，同时还可以同步进行绕线及导线优化处里；而这些都是奈米设计中最关键的功能。

摩托罗拉半导体产品事业部、技术系统及软件部副总裁Dave Mothersole表示，『我们已经选择NanoRoute作为130和90奈米设计的标准绕线器。而在以绕线为主的频率收敛和讯号完整性预防方面，NanoRoute都确实展现出极大的优势，让我们可以快速推出包含数百万个闸极的130奈米设计用光罩。』

Cadence指出，NanoRoute可同时产生避免拥挤，以及保护频率和讯号完整性的连接导线，并进行优化处理；而其中优化的作业则是在进行细部绕线时同步完成，并针对目前各种现有的拓扑结构，和绕线资源、频率及对讯号完整性的影响，提供完整的经验和知识。NanoRoute也可对最后完成的绕线进行优化，以便缩短关键路径的延迟时间、降低讯号完整性上的问题对连接导线的影响，并改善整体的制造效能。

NEC电子技术基础开发部总经理Kazu Yamada表示，『NEC电子之CB-12和CB-130，分别是以150nm和130nm技术为主的ASIC产品，且我们选择了NanoRoute Ultra作为其中一项绕线引擎。而在采用NanoRoute针对多项大型设计案例后，让我们对这项产品在SI分析和预防上的优势印象深刻。在进行设计收敛时，它可以帮助我们大幅缩短整个作业的运行时间。我们也期望NanoRoute可以在我们下一个世代、90nm以下的绕线技术中，展现其无穷的潜力及优势。』