帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
工研院邀集多家業者成立IP標準制定聯盟
 

【CTIMES/SmartAuto 報導】   2003年04月09日 星期三

瀏覽人次:【2171】

為促進國內IP(矽智財)重複使用率之提升與共通標準的建立,工研院系統晶片技術發展中心(STC)日前主導成立「矽智財驗證(IP Qualifica-tion)標準制定聯盟」,除邀請與台積電、聯電、聯發科、智原、凌陽等12家半導體上中下游廠商共同參與,並推選源捷科技總經理魏益盛擔任首屆主任委員。

「矽智財驗證(IP Qualifica-tion)標準制定聯盟」,是由工研院系統晶片技術發展中心、國家晶片系統設計中心及中山科學研究院以法人角色協助推動,未來將由IP設計方針、認證環境、交易規則等方面著手,制定軟硬體的標準資格藍圖,作為國內IP交換及分享的依據。聯盟宣布將在今年7月推出草案、並於8月公告1.0版的標準,9月即可進行試證及評估階段。

工研院電通所長兼任系統晶片技術發展中心主任林寶樹指出,目前我國IC設計業產值達1478億元,排名世界第二位,占全球IC設計產值約27.8%,然而產品附加價值不高,許多關鍵IP仍掌握在歐美大廠手中,因此建立國內IC產業的IP驗證標準,作為IP品質評比與交換的憑藉,以提升產品附加價值,是台灣IC產業提升國際競爭力的重要任務。

經濟部技術處顧問俞貴馨表示,希望藉由此一聯盟的成立,可整合包括中科院、國家晶片系統設計中心、晶圓代工廠商、IP Mall廠商、IC設計廠商、設計服務廠商等各界資源,達成共同規範及制定SoC IP驗證相關標準的目標,以促進台灣與世界SoC產業界的IP流通。

關鍵字: 台積電(TSMC聯電  聯發科  智原  凌陽  源捷  工研院系統晶片技術發展中心  魏益盛  林寶樹  俞貴馨  其他電子邏輯元件 
相關新聞
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
Ansys、台積電和微軟合作 提升矽光子元件模擬分析速度達10倍
台積電擴大與Ansys合作 整合AI技術加速3D-IC設計
聯發科發表3奈米天璣9400旗艦5G晶片 採用Arm v9.2 CPU架構
聯發科與達發獲歐洲信業者採用 2025推出Wi-Fi 7 10G-PON服務
comments powered by Disqus
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» 揮別製程物理極限 半導體異質整合的創新與機遇
» 跨過半導體極限高牆 奈米片推動摩爾定律發展
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BJ07EBEESTACUKE
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw