帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
Virtutech:除錯是IC設計最大挑戰
 

【CTIMES/SmartAuto 林彥慧 報導】   2006年05月05日 星期五

瀏覽人次:【814】

有6成3的EDA開發者認為除錯是目前他們所遭遇的重大問題,幾乎是其他困難工作的兩倍,而這份調查結果由瑞典模擬軟體公司Virtutech所提供。

由IC電路模擬軟體廠商Virtutech提出的調查指出,有63%的研發人員與資訊主管認為,除錯是他們目前遭遇到最大的困難,棘手程度幾乎是其他問題的兩倍。

受訪者表示為什麼除錯是最大挑戰,總結來說,Virtutech認為受訪者指出他們使用的除錯軟體無法支持電腦多重處理器的發展,甚至有72%的受訪者認為他們實際使用硬體設備比使用除錯,在測試與發展上面來的好。

對於研發人員來說,除錯的難度在於,目前許多IC設計工作均強調多處理核心的架構,而多數受訪者使用的除錯軟體無法支援多重核心架構的電路除錯工作,甚至有72%的受訪者認為,使用硬體除錯比透過軟體除錯的方式以測試驗證IC電路容易多了。

調查結果發現研發人員真正關心的是產品的品質與效能,對研發人員而言,有效挑出錯誤的電路,肯定有助於改進IC品質。測試過程能減少錯誤發生,就可以加速交貨。而調查也發現,絕大部分的工程師只擁有6到18個月的上市研發時程。

關鍵字: EDA  除錯  Virtutech 
相關新聞
Cadence:AI 驅動未來IC設計 人才與市場成關鍵
西門子EDA看好3D-IC設計趨勢 聚焦軟體定義應用發展
TESDA延攬AMD副總裁王啟尚新任董事
西門子以Catapult AI NN簡化先進晶片的AI加速器開發
西門子Solido IP驗證套件 為下一代IC設計提供端到端矽晶品質保證
comments powered by Disqus
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.147.6.176
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw