益華電腦（Cadence）宣佈富士通（Fujitsu）公司的電子元件事業部，已成功地使用Cadence的SP＆R Synthesis/place-and-route）設計工具完成微處理器晶片的光罩（Tapeout）製作。Fujitsu的FR－V微處理器設計團隊應用Cadence的Physically Knowledgeable Synthesis（PKS）實體合成與Silicon Ensemble PKS（SE－PKS）最佳化佈局暨繞線place and route)工具，開發出Fujitsu的超長指令字元（VLIM）架構微處理器家族中，至今所保持最高運作頻率的嵌入式產品。

益華電腦表示，Fujitsu的工程師以親身的經驗，實際證實PKS可完全達成最新一代以0.18微米製程研發的FR500系列微處理器晶片，所要求的各項時序限制條件。借助PKS的自動化設計流程，Fujitsu的設計小組在最短的時間內，迅速實現預定的266MHz時脈目標。PKS工具中的實體認知合成技術緊密地接合預繞線與後繞線間的時序誤差，一次完成時序收斂的結果，免除重覆設計的風險。這顆最新的高速嵌入式微處理器將可運用於資訊家電、印表機、傳真機、數位電視與消費性媒體機頂盒（Set-top box）等系統內，作為數位傳播訊號的接收與解碼核心元件。其中PKS一共對八個各超過20萬閘的邏輯電路方塊執行平面規劃（Floor planning）作業，這八個電路方塊卻已代表全部一百六十萬閘積體電路中的絕大部分任意邏輯（random logic）組合。PKS與後繞線時序間產生的相關誤差值不到二個百分比。最後，PKS加上SE－PKS更幫助Fujitsu有效地壓縮了六週的設計時程。