瑞萨科技(Renesas Technology)29日宣布，该公司成功开发用于系统芯片(SoC)装置的高速、低功耗、可合成式DSP(Digital Signal Processor/数字信号处理器)核心。此DSP核心利用最新的饱和处理方法，搭配饱和预告器(saturation anticipator)电路，以及采用阶层式结构的布局技术，使指令周期优化。上述先进技术，使此核心产品的速度，比瑞萨先前的DSP产品快约20%。

新款VLIW(Very Long Instruction Word/超长指令文字)型可合成DSP核心的测试芯片，系利用90奈米(nm)CMOS制程制造。此核心于1.2 V电源电压时，最高运算速率可达1.047GHz。在如此速度下进行128-tap FIR过滤运算的功耗仅有0.10mW/MHz，且核心的硅面积极为短小：仅约0.5mm2。

此款DSP核心将嵌入于各种不同的瑞萨系统芯片装置，使用在电子产品与系统的次世代多媒体处理应用。