益華電腦 (Cadence) 日前表示，隨著IC設計製程的規格縮小至0.13微米以下，所有的工程師都希望能找到一套完整的階層式IC建構 ( Implementation ) 的解決方案，以便能夠進行超大型、非常複雜的系統晶片 (System on Chip，SoC) 設計。如果沒有一個適當的解決方案，那麼工程師就會被迫採用許多耗費時間和成本的傳統方式來作設計，這將會嚴重影響產品上市的時間。因此，Cadence將於4月18日假遠東飯店舉辦－媒體說明會。並發表 Cadence 最新推出的 SoC Encounter。這套解決方案也是整個產業中，第一套完整的 前段至後段 階層式設計用的 合成佈局與繞線 ( SP&R ) 解決方案。

Cadence表示，在這次的說明會中，由美國Cadence的產品行銷總監Mr.Ashutosh Mauskar將介紹：1．為什麼IC設計工程師必須使用 SoC Encounter？ 2．SoC Encounter 的優點以及主要功能。3． SoC 技術的發展趨勢。4．Cadence在未來IC設計的產業中所扮演的領導角色。