Actel公司推出三款最佳化的智财权(IP) 建置元件，与该公司的可重复编程、以Flash为基础的ProASIC Plus和高速、以反熔丝为基础的Axcelerator现场可编程闸阵列( FPGA)共同使用。新的UTOPIA CoreU1LL、CoreU1PHY和CoreU2PHY DirectCore经由该公司开发、验证和支援，专为非同步传输模式(ATM) 通讯系统开发商而设，以开发下一代ATM区域网路(LAN)和基于SONET/SDH设备的ATM系统，以及虚拟私人网路(VPN)、帧延迟骨干和住宅宽频网路。

Actel IP解决方案资深总监Yankin Tanurhan表示，「今日，许多ATM系统设计人员采用该公司的低成本ProASIC Plus和高速Axcelerator FPGA，因为这些元件提供高设计的保密性，并协助系统开发商迅速进入市场。 FPGA与新型UTOPIA IP核心的结合，让通讯设计人员可就便取得低成本建置元件，以实现明确定义的标准功能，还同时对元件某部分进行独特的应用订制。」

Actel 表示，CoreU1LL链路层(主)介面和CoreU1PHY物理层(从)介面符合ATM论坛关于UTOPIA Level 1的技术规范（2.01版），并支援25 MHz的8位元运行。两者均包括独立的传送/接收时钟和介面管脚，可单独使用或组成完整的UTOPIA收发器。 CoreU1LL L和CoreU1PHY的资源使用率小于10%的该公司最小的ProASIC Plus和Axcelerator元件，保留FPGA资源进行多重CoreU1核心或附加用户逻辑。

CoreU2PHY符合ATM论坛关于UTOPIA Level 2的技术规范（1.0版），并支援50MHz的16位元运行。与CoreU1LLl和CoreU1PHY一样，CoreU2PHY也包括独立的传送/接收时钟和介面管脚。此外，CoreU2PHY可在单PHY模式支援一个MPHY位址，或在多重PHY模式支援多达32个MPHY位址。