荷兰商益华国际计算机(Cadence)日前发表两项适用0.13微米及以下之集成电路辅助设计的新产品，并且宣布了三名藉由该工具赢得IC设计成功的客户。Cadence SoC Encounter及Cadence First Encounter Ultra这两项新产品整合了Cadence SP&R解决方案及Silicon Perspective Corporation公司所提供先进的功能与技术，而Cadence已于2001年并购了SPC公司。Cadence SoC Encounter是一项完整的前段至后段阶层式的建构IC解决方案，适用于高达三千万闸之大型系统芯片设计之用。

Cadence表示，First Encounter Ultra提供了虚拟之原型机、实体之合成及完整芯片之阶层式实际规划与布局。Cadence已经接获订单，并已将全新之Encounter产品出货给一些重要的SoC客户，包括Agere Systems、CoSine Communications及Toshiba America Electronic Components等。

这些新产品结合了SPC First Encounter的虚拟原型机设计及阶层式的分割功能，加上Cadence Physically Knowledgeable Synthesis ( PKS )及Cadence CeltIC讯号完整性分析的技术 。First Encounter Ultra在设计上是要让目前高阶的ASIC设计厂商或自有设计工具的客户能够符合他们在设计上对于时间的要求。而SoC Encounter则提供了完整的阶层式RTL-GDSII的解决方案，可以将First Encounter与已经被客户认可的Cadence Silicon Ensemble -PKS (SE-PKS)技术整合在一起 。

Cosine Communications公司网络处理部经理Sam Appleton表示，「CoSine正以积极的速度利用0.13微米技术来设计四百万闸的网络交换器IC 。在强大之阶层式规划之下，Cadence SoC Encounter是我们认为最能够符合这种大型芯片设计需求的解决方案。在一月份的产品评估之后，我们决定换掉设计流程中的Avant!，改采Cadence SoC Encounter之解决方案。」

「客户对于整合技术上的要求和我们对于如何提升产品设计的效率，可说是目标一致的，」Cadence子公司Silicon Perspective公司资深副总裁兼总经理Ping Chao表示。「客户目前需要的是高阶的设计解决方案，而我们能够提供这种解决方案。我们认为这种产品会出现极高的需求量，这也代表我们的解决方案能够满足客户在阶层式设计上的需求。专业的设计技术，加上Cadence在通路上的能力，可谓为一强力组合。」