全球电子设计创新领导厂商益华计算机(Cadence Design Systems, Inc.)宣布与台积公司签署一份为期多年的协议，针对行动、网络架构、服务器与FPGA应用软件的先进制程设计，开发16奈米FinFET技术专属设计基础架构。这项深度合作在设计流程中比一般更早的阶段便已展开，将有效地解决FinFET专属的设计挑战 – 从设计分析一直到signoff – 也将提供必须的基础架构，实现超低功耗、高效能芯片。

FinFET有助于提供功耗、效能与面积(PPA)优势，这是在16奈米和以下制程技术开发高度与众不同SoC设计的必备要项。与一般平面FET截然不同，FinFET采用从基底突出的垂直鳍状结构，众多闸极包裹在鳍的上方与周围，产生许多具备低泄漏电流与快速交换效能的晶体管。这长期的Cadence-TSMC合作关系将创建设计基础架构，在行动与企业应用专属的先进FinFET设计方面，满足芯片设计人员所需的精准电气特性与寄生模型的需求。

「FinFET装置需要更高的精准度，从分析一直到signoff，这就是台积公司与Cadence在这项计划上携手合作的原因。」台积公司设计基础架构营销事业部资深协理Suk Lee表示：「这项合作将使设计人员能够比过去更充满自信地运用此项全新的制程技术，协助共同客户达成功耗、效能与产品快速上市的目标。」

Cadence益华计算机芯片实现事业群资深副总裁徐季平表示：「建立这种复杂、开创性制程所需的设计基础架构，需要晶圆厂与EDA技术创新厂商之间的密切协作。与FinFET技术领导者台积公司合作，Cadence贡献独家技术创新与专业，为设计人员提供所需的FinFET设计功能，让高效能、具备电源效率的产品顺利上市。」