账号:
密码:
最新动态
 
产业快讯
CTIMES / 文章 /
小晶片Chiplet囹什麽?
挑战摩尔定律天花板

【作者: 季平】2021年05月03日 星期一

浏览人次:【95641】

大人物(大数据、人工智慧、物联网)时代来临,高效能、低功耗、多功能高阶制程晶片扮演重要角色,随着功能增加,晶片面积也越来越大,想降低晶片成本,先进封装技术不可或缺。棘手的是,先进封装技术导入过程中,很可能因为良率不稳定导致成本垫高。另一方面,新功能晶片模组在面积变大之馀也要克服摩尔定律(Moore’s Law)物理极限,在电晶体密度与效能间找到新的平衡。前述两个问题,小晶片(Chiplet)有解!



图一 : 国研院半导体中心??主任谢嘉民。(摄影:季平)
图一 : 国研院半导体中心??主任谢嘉民。(摄影:季平)

国家实验研究院台湾半导体研究中心(简称国研院半导体中心)??主任谢嘉民指出,过去的晶片效能提升多仰赖半导体制程改进,随着元件尺寸越接近摩尔定律物理极限,晶片微缩的难度就越高,要让晶片设计保持小体积、高效能,除了持续发展先进制程,也要着手改进晶片架构(封装),让晶片堆叠从单层转向多层,小晶片如乐高积木「叠叠乐」的特性吸引各方关爱的眼神。



图二 : 工研院资通所组长许钧珑。(Source:工研院)
图二 : 工研院资通所组长许钧珑。(Source:工研院)

工研院资讯与通讯研究所(简称资通所)组长许钧珑进一步指出,传统系统单晶片是将每一元件放在单一裸晶(IP)上,功能越多,矽晶片尺寸就越大,小晶片的做法则是将大尺寸多核心设计分散成不同的微小裸晶片,如处理器、类比元件、储存器等,再用乐高积木的概念堆叠,以封装技术做成一颗晶片。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
挥别制程物理极限 半导体异质整合的创新与机遇
满足你对生成式AI算力的最高需求
台湾AI关键元件的发展现况与布局
使用 P4 与 Vivado工具简化资料封包处理设计
生成式AI引爆算力需求 小晶片设计将是最隹解方
comments powered by Disqus
相关讨论
  相关新闻
» AMD携手合作夥伴扩展AI解决方案 全方位强化AI策略布局
» 巴斯夫与Fraunhofer光子微系统研究所共厌 合作研发半导体产业创新方案10年
» 工研院IEK眺??2025年半导体产业 受AI终端驱动产值达6兆元
» ASM携手清大设计半导体制程模拟实验 亮相国科会「科普环岛列车」
» 英特尔与AMD合作成立x86生态系谘询小组 加速开发人员和客户的创新


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8B5AYP3ASSTACUK0
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw