大人物(大数据、人工智慧、物联网)时代来临,高效能、低功耗、多功能高阶制程晶片扮演重要角色,随着功能增加,晶片面积也越来越大,想降低晶片成本,先进封装技术不可或缺。棘手的是,先进封装技术导入过程中,很可能因为良率不稳定导致成本垫高。另一方面,新功能晶片模组在面积变大之馀也要克服摩尔定律(Moore’s Law)物理极限,在电晶体密度与效能间找到新的平衡。前述两个问题,小晶片(Chiplet)有解!
图一 : 国研院半导体中心??主任谢嘉民。(摄影:季平) |
|
国家实验研究院台湾半导体研究中心(简称国研院半导体中心)??主任谢嘉民指出,过去的晶片效能提升多仰赖半导体制程改进,随着元件尺寸越接近摩尔定律物理极限,晶片微缩的难度就越高,要让晶片设计保持小体积、高效能,除了持续发展先进制程,也要着手改进晶片架构(封装),让晶片堆叠从单层转向多层,小晶片如乐高积木「叠叠乐」的特性吸引各方关爱的眼神。
图二 : 工研院资通所组长许钧珑。(Source:工研院) |
|
工研院资讯与通讯研究所(简称资通所)组长许钧珑进一步指出,传统系统单晶片是将每一元件放在单一裸晶(IP)上,功能越多,矽晶片尺寸就越大,小晶片的做法则是将大尺寸多核心设计分散成不同的微小裸晶片,如处理器、类比元件、储存器等,再用乐高积木的概念堆叠,以封装技术做成一颗晶片。
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10/ごとに 30 日間 |
5//ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
20/ごとに 30 日間 |
付费下载 |