随着终端产品快速发展，和IC制程持续微缩（Shrinks），传统封测如SO、PLCC、DIP等，已无法满足芯片在高效能、快速、高I/O数、小型化、低成本、省电与环保需求，必须迈向BGA、CSP、Flip Chip、WLP、无铅封装与SoC、晶圆级测试等先进封测技术。台湾半导体封测业可望凭借半导体群聚优势，发展出高阶封测核心竞争力，彻底摆脱传统封测进入障碍低、单价不高的窘境，掌握IDM委外的趋势抢占高阶封测市场商机。

半导体封测代工市场概况

ETP指出，2002年全球半导体封装、测试市场规模分别为147亿4000万美元与110亿1900万美元，占整体半导体市场比重11.4％与8.53％，约略和2001年相当；如(图一)。以区域别来看，根据SEMI报告指出，在2002年时，亚太地区已占全球封测市场超过8成，预估2003年亚太地区的封测市场占全球比重更将突破85％。

《》

台湾方面，根据工研院经资中心ITIS计划数据，2002年台湾半导体封装业产值为788亿台币，较2001年成长19.4％，以消费性产品的中低阶封装与Flash、DRAM等内存封装为主。测试部分，2002年台湾半导体测试业产值为318亿台币，较2001年成长25.7％，以内存产品为主，比重将近50％左右。2002年前十大封测代工厂排名部分，美商Amkor 以14亿6000万美元营收独占鳌头，第二、三名分别为台湾日月光集团、硅品，营收为13亿1000万美元和6亿4100万美元，参考(表一)。

IDM高阶封测委外代工趋势确立

根据ETP的估计，2002年全球委外封装的市场规模，约占整体封装市场的41.2％，较2001年的37.5％增加近4％，并以年复合成长率12％的速度逐年成长，预估至2006年比重将可达44.6％；参考(图二)。

《图二 全球封装市场规模与委外比重》

过去封测主流技术演进大约十年才更替，因此国际IDM大厂均自行包办封测业务，但国际IDM大厂在历经前两年的不景气，加上封测技术蓝图快速演进，昂贵的高阶封测设备已成为庞大沉重负担。以AMD例，AMD过去都在自有厂内进行芯片封装、测试，现在则把芯片组后段Flip Chip封装委外给台湾日月光、悠立代工，部份BGA的产品也开始委外给日月宏代工，显示IDM厂基于成本考虑和更专注在市场与设计等核心竞争力，将封测业务委外代工的趋势确立，并已由低阶封测产品扩及高阶产品，将有助于成为未来封测厂营运成长。

高阶封测技术与市场趋势

前段制造已进入12吋晶圆，0.13微米以下、铜、low-k制程世代，同样后段封测也起了技术变革，如以Flip Chip接合取代打线接合，用晶圆级封装取代以往先切割后再进行封装方式等，发展高效能、高速、多脚数、小型化、低成本优势的封装技术与型式，如Area Array、Flip Chip、WLP（Wafer Level Package）、SiP（System in a Package）等先进封装时代，以满足CPU、PC芯片组、绘图芯片、FPGA、ASIC芯片的高效能、高速、高积集度、高I/O数、环保、省电需求。

BGA&CSP两者比重持续攀高

根据ETP 2002年公布数据显示，BGA与CSP将带动未来封装市场成长， CSP 2001～2005年复和成长率为26.4％，其次为BGA的16.3％，远高于同期整体市场复和成长率12.6％。

BGA封装适用于高脚数IC产品，主要为 SoC、芯片组、绘图、FPGA、无线通信等应用芯片，均可采用BGA封装，尤其I/O脚数超过300，传统导线架的封装方式已经无法满足需求，对于BGA的需求愈迫切，ETP的预估，至2005年止，BGA封装需求量成长幅度最大的将是来自通讯芯片的需求。

CSP适用于低脚数IC，封装后的IC面积比晶粒（Die）大小不超过1.2倍，随着DRAM朝向高速、体积小、高容量发展，DDR II以CSP（Chip Scale Package）为标准封装型态，因此中小型封测厂商面临由传统TSOP（Thin Small Outline Package）封装转为CSP的转型，此外，可携式无线通信产品、数字相机等对于Flash的需求增加，亦将助长CSP封装市场的成长。

Flip Chip进入门坎高，技术胜出者将占尽市场优势

Flip Chip技术约为1960年IBM所开发，目的为降低成本、提高速度、提高组件可靠度，比较传统速度较慢的打线接合技术，Flip Chip更适合应用在来高脚数、小型化、多功能、高速度等，因应具备通讯、上网、无线传输、数字影像、GPS所需之高效能的MCU、MPU、ASIC、RF、高阶DSP、芯片组、SoC、绘图芯片、Memory等趋势IC，应用层面十分广泛。Flip Chip在应用面驱使下成长速度十分快速，至2006年10年复合成长率为119％、而传统打线链接方式复和成长率只有15％；参考(图三)。

《图三 IC封装内链接数》

WLCSP节省成本蔚为主流技术

传统IC封装制程是先将晶圆切割成晶粒（Die），再进行封测，而WLP（Wafer Level Package；晶圆级封装）简化上述流程，直接由晶圆进行封装、测试制程后再切割，中间不需在经过任何封装步骤，在环保趋势下将被大量应用。以蔚为风潮的WLCSP为例，大幅降低封装成本，WLCSP封装的成本以单片晶圆计算，而非一般以单颗晶粒封装的计价，因此切割出的晶粒数愈多，单颗晶粒的封装成本就愈低，主要应用在IA、 DTV、E-Book、WLAN/Gigabit Ethernet、ADSL/Cell Phone Chipset、Bluetooth等未来新兴产品，其中WLCSP不论在尺寸及成本上，均具相当优势，因为未来发展相当看好，投入厂商认为12吋晶圆需求起来后，WLCSP也将跟着大行其道；参考(图四)。

《图四　2001～2005年WLCSP封装数量》

SiP为SoC过渡方案

SoC现阶段的发展面临瓶颈及挑战，如0.13微米的光罩费用高达100万美元以上，另一方面制程间距愈微缩，闸极漏电流愈大，再者微细化后配线的延迟时间变长，亦造成高速化的困难。

SiP由于封装中各个组件间仍维持独立，因此可避免遇到SoC设计上模拟与数字电路整合后制程上可能的困难，并降低在前期设计工作上电路设计的复杂度，缩短IC产品整体设计时程，同时确保制程良率水平；参考(表三)。因此在SoC技术尚未发展成熟之际，反而提供了SiP很好的发展机会；台湾封装厂商如日月光、硅品、华泰等已具有相关技术，另外华治亦拥有MCM 的技术。

SoC、WLP测试为未来发展重点

过去半导体技术在后段封测研究的历史发展上，都由前段制程推动后段封装和测试技术发展，但目前封装和测试技术发展方向将不同，封装朝着BGA、CSP、Flip Chip、WLP等方向发展，测试则是朝向SoC、晶圆级测试发展。

由于 SoC功能复杂，相对使测试技术困难度愈来愈高，因此也提高测试机台的昂贵成本，将使IDM与设计公司将竞争力放在市场与芯片设计的本业，而把测试业务委外由测试厂进行测试，由于SoC是由许多不同功能的组块整合而成，因此测试在电路设计的初期，即进行可测性设计（Design for Test；DFT）与内建自我测试（Built in Self Test；BIST）设计，以降低测试时间和成本。测试业应加强与上游设计业者的策略合作关系，取得关键测试能力，如混合讯号测试能力为未来的市场预作准备。

晶圆级测试为创新技术，结合WLP与特殊的Load Board与Probe Card设计（No Wiring），使测试质量达到最佳状况，为一革命性之技术且成本低于传统的测试方法，尤其有利于对电阻、电感及电容敏感的产品测试。

绿色封装进军全球市场接单

由于环保议题越来越被重视，各WTO贸易国未来产品想要打破各国家、区域经济体贸易藩篱，必然要符合国际法规要求，因此制造绿色环保产品将是大势所趋，无铅技术将成为台湾测试产业，进军全球市场接单重要的竞争利器。

随着环保意识的抬头，各国、区域经济体开始限制铅的使用，含铅封装品未来可能变成关税障碍和市场保护花招，因此欧盟、日本，都急于发展相关标准与技术，订定限制法规，以削弱他国电子制造业的竞争力，台湾封测产业应加快研发脚步，以无铅封装技术，突破大陆磁吸效应、国际市场非关税障碍，以进军全球市场接单。

台湾发展高阶封测之机会与挑战

台湾厂商应运用优势，抢占高阶封测商机

台湾封测产业和晶圆代工产业并列世界第一，原因为独创发展核心能力的经营策略，专业分工加上产业群聚的效应，成就庞大且完整的外围支持体系，和Turn-Key服务，是台湾半导体发展高阶封测产业最大优势。在劣势方面，早期因为台湾晶圆代工发达，股价高与员工分红制度，对其他产业形成人立资源排挤现象，这几年来随着产业高获利移由晶圆制造移到上游设计业，人才也随之从事IC设计业，形成台湾在高阶封测一大隐忧。台湾发展高阶封测之SWOT分析参考(表四)。

持续投资先进制程设备与技术研发

IC封测产业在过去2年不景气，经过购并、整合的调整过程后，景气已初步见到回升迹象，由于目前半导体技术日新月异，封测厂必须持续投入资本更新设备来配合不断更新的技术，现阶段Amkor已无力再投入资金；相对的，国内封测大厂日月光及硅品，在财务体质远远优于Amkor的情形下，不畏景气持续扩大高阶封测设备投资，可趁机扩大营运规模，取得更多的国际委外代工的订单，日月光更有机会一举击败Amkor登上全球封测龙头地位。

未来封测产业的决胜关键，仍然在于高阶封测技术与设备投资，厂商必须寻找本身市场利基所在，以提升技术与市场占有率，如日月光、硅品投入高阶封装技术以维持与国际IDM大厂关系，全懋则专注在PBGA基板业，力成则以内存专业封测领域见长等。

与同业策略联盟，争取最大利益

封测目前在中低阶市场由于产能过剩，二线厂商基于资金与营运考虑，较无力进军高阶测市场，唯有严格控制成本以固守中低阶市场，并在景气低迷时开始压低报价，使低阶产品价格沦落杀戮战，厂商唯有不断以经济规模和压低成本赚取微利，一线厂商则持续投入高阶技术服务研发，企图改变产品结构拉高竞争门坎，以提高营业利润。

由于IDM厂不断降低后段封装测试产能投资，并加速将相关业务委外代工，台湾封测厂也不断提高产能，并与同业间策略联盟，来争取IDM厂封测订单，如硅品入主全懋，完成高阶封装产品线一元化生产链，不但为双方扩增订单来源，集团内专业分工也有助于整体成本有效控制。

京元电也与美、日等IDM大厂结盟，争取更多订单。华泰与台曜电子携手跨入半导体高阶封测市场之Turn Key业务，结合华泰的BGA封装技术，与台曜在混合讯号、无线通信、高频逻辑等IC测试平台，提供客户从封装到测试一次购足的服务，以争取新客源和订单。硅品则以策略联盟方式打造「虚拟」硅品集团，成员包括硅品（封装＆测试）、硅格（PDIP/SO 封测）、南茂（DRAM&TCP 封测）、泰林（Memory Test）、宇通全球（RF Test）、ARTEST（Mixed Signal & RF Test）、欣兴电子（PCB）、全懋（基板），提供客户更完备服务。

大陆市场对高阶封测产业并非全然有利

大陆的半导体市场在2002年成长38％，市场规模达170亿美元，成长快速的内需市场加上大陆政府在政策上积极扶持半导体产业，2000年以中芯为首的晶圆代工产业开始蓬勃发展，其中，台湾的台积电也将落脚上海松江，预期台湾封测将继晶圆双雄登陆后，跟着前往大陆发展，以建立完整产业供应链。当地新建封测厂计划参考(表五)。

不过大陆市场对高阶封测产业并非全然有利，第一个原因是大陆目前因前段晶圆代工厂制程仍落后台湾，后段需求仍落在中低阶封测市场，这对于强调高阶制程技术竞争力的台湾厂商较为不利。第二个原因是，IDM国际大厂如IBM、Intel、AMD、Philips、Infineon等，在大陆虽不盖晶圆厂，却仍受兴建封测厂即可享有「十八」号文件的赋税优惠所影响，因此不一定会释出高阶封测代工订单。第三，大陆虽然市场成长可期，但因大陆IC设计业并不发达，高阶芯片仍倚赖进口。

加速因应技术瓶颈产生之营运模式变革

由于后段半导体封装技术，必须设计出更多符合小型化的封装技术与型式，加上高速、高积集度SoC测试技术发展困难度高，非封测厂可独立负荷，已使得后段封测产业经营模式产生变化，厂商必需藉由合作结盟方式，与前段晶圆制造或基板供货商共同合作开发技术，以强化Bumping（凸块）的制造能力、Flip Chip基板材料的取得等焦点。如联电目前在高阶Flip Chip制程蓝图，将外包给日月光、硅品、悠立、慎立等。台积电则与日月光、Amkor等业者合作。

测试业者更需加强与设计业者合作，以便于新产品开发初期，测试厂商便可以与设计业者同步进行测试流程开发，因此封测试厂商必须加速因应技术发展瓶颈产生之营运模式变革。

世代交替，技术本位新公司商机浮现

未来半导体在高阶封测将分两大族群，一方面如日月光、硅品等大公司，持续投资先进封测设备，以扩张经营规模与市占率。另一方面也出现一些小规模的利基型公司，以专注先进封装测试为主要营运项目，强调技术创新提升竞争力，努力控制成本，如WLP的裕沛，锡铅凸块的悠立、米辑，无凸块覆晶封装的钰桥，晶圆级测试的欣铨等，这些公司虽然经营规模较小，但强调专注营业项目与技术、制程研发，在高阶封测领域大有可为。