系统单晶片(SOC)已经是晶片设计业者的下一波成长动力。可是随着晶片设计尺寸的不断缩小，对实体和逻辑设计的管理变得越来越困难。一个分层的、基于模组的设计流程有助于设计管理，并可使需求规划和模组层的协同设计成为可能，本文介绍一种使ASIC设计人员和半导体厂商间可以密切合作，从而加速SOC开发的设计方法。

为了满足时序要求，系统单晶片的设计人员需要利用多种设计方法、流程和工具。现在的实体合成工具能够处理从RTL到GDSII的模组级时序收敛问题。不过，IC设计人员面临的新挑战出现在晶片级(chip level)，包括多供电电压支援、多个软模组的分层整合、分层信号与设计完整性，还有时间延迟预估问题。由于许多功能模组和内核都是在晶片级整合的，因此板级(board level)问题会遗留给晶片级，这是不可避免的。下一代工具必须处理这些晶片级的问题，以确保SOC设计能经过最少的重覆设计回圈，以快速完成。

晶片开发程序
...
...