Cadence数位解决方案协助创意电子完成1.8亿逻辑闸SoC设计

创意电子采用Cadence Encounter数位设计实现系统在台积16奈米FinFET Plus制程完成首件量产设计定案

益华电脑（Cadence）与创意电子宣布，创意电子在台积电16nm FinFET Plus （16FF+）制程上，采用Cadence Encounter数位设计实现系统完成首件高速运算ASIC的设计定案（tape-out）。创意电子结合16FF+制程的效能优势并采用Cadence数位解决方案，可让这个ASIC的操作时序提升18%、而且功耗减少28%，在其应用的系统上更可以达到两倍的效能。

创意电子运用Encounter数位设计实现系统解决16FF+的设计实现挑战，包括双重曝光和FinFET设计规则检查（DRC）、时序和电流变异性，以及处理量要求。
...
...

另一名雇主	限られたニュース	文章閱讀限制	出版品優惠
一般使用者	10/ごとに 30 日間	0/ごとに 30 日間	付费下载
VIP会员	无限制	25/ごとに 30 日間	付费下载