CTIMES- DSP 性能判定之評估依據 :DSP,數位訊號處理器,TI,德州儀器,德儀,微處理器

│新東西市集│東西講座│影音頻道│出版中心│智動化專區│

元件次系統自動控制

最新動態

【東西講座】1/10 智慧眼鏡風雲再起：重新認識光場顯示技術

產業快訊

整合創新X智造未來TIMTOS 2025 聚焦AI新商機

汽配及移動科技產業，參展熱烈報名中!

CTIMES / 文章 /

DSP 性能判定之評估依據

【作者：李松青】 2002年08月05日星期一

瀏覽人次：【6042】

IC製程技術與日併進，2000年二月間，DSP(數位訊號處理器)已達到每秒可處理90億件指令的境界，在產品技術不斷突破的情形下，DSP的性能判定也可以從時脈頻率、記憶體、編譯效率等面向找出評估依據 (圖一) 。本文將針對DSP特性作說明比較，並分析業界其他DSP供應廠商的需求狀況，以及現階段的應用情形。

《圖一　DSP技術進程〈資料來源:Source：德州儀器〉》

時脈頻率

一般而言，評量處理器效能主要依據是時脈頻率 MHz。但對於DSP，時脈頻率只是其中一個評量標準，在時脈頻率內判斷DSP的優劣應從可執行的DSP指令週期多寡為基準，因為它才是影響效能的決定因素。(表一)是幾個DSP的基本特性比較，業界可以從Core Frequency等面向中獲得精確的參考標準。

表一　時脈頻率判別表

特性	TI C5502	TI C5509	TI C5510	TI C6411	ADI 21532	ADI 21535	TI C6415
Core Frequency	200MHz	200MHz	200MHz	300MHz	300MHz	200MHz 300MHz	500MHz
Core+ Memory Active Power	162mW @ 300MHz, 1.2V	150mW @ 200MHz, 1.5V	150mW @ 200MHz, 1.5V	250mW at 300MHz, 1.0V (total internal pwr)	Unknown	480mW @ 300mHz,1.5V 50mW@ 100MHz, 0.9V	640mW at 500MHz, 1.2V (total internal pwr)
Instruction bus width, Instruction size	32 Bits, Variable width 8/16/24/32 bit	32 Bits,Variable width 8/16/24/32 bit	32 Bits,Variable width 8/16/24/32 bit	256 Bits,32 bits, Up to 8 execute in parallel	64 Bits,Variable width 16/32 bit	64 Bits,Variable width 16/32 bit	256 Bits,32 bits, Up to 8 execute in parallel
Internal Databuses,#/widt h	3 16-bit read, 2 16-bit write	3 16-bit read, 2 16-bit write	3 16-bit read, 2 16-bit write	2 64-bit read/write	2 32-bit read/write	2 32-bit read/write	2 64-bit read/write
Core Internal Instruction Memory	64KB RAM shared w/ Data, 16KB Cache,32KB ROM	256KB RAM shared w/ Data, 64KB ROM	320KB RAM shared w/ Data, 24KB Cache, 32Kbyte ROM	16KB Cache	48KB SRAM/ Cache,32KB ROM	16KB SRAM/Cache	16KB Cache
Core Internal Data Memory	64KB RAM shared w/ Program	256KB RAM shared w/ Program	320KB RAM shared w/ Program	16KB Cache	32KB SRAM/Cache,4K SRAM	32KB SRAM /Cache,4K SRAM	16KB Cache
Pipeline depth	7 (execution) protected	7 (execution) protected	7 (execution) protected	1 (execution) up to 5 delay slots (open)	4(execution) 8 total (protected)	4(execution) 8 total (protected)	1 (execution) up to 5 delay slots (open)
Video Extensions or HW	None	HWA - DCT	HWA - DCT	Extensive, 8-bit Multiplies, 8-bit ALUs, Byte Pack/Unpack	4 8-bit ALUs	4 8-bit ALUs	Extensive, 8-bit Multiplies, 8-bit ALUs, Byte Pack/Unpack

時脈頻率的實際效能

舉例來說，一個指令介面為256 位元的DSP，在一個時脈週期內它可以同時執行最多8個指令，而一個指令介面為32位元的同類型產品；它的指令寬度可設定為8位元16位元24位元或32位元上，亦即最多可以同時執行4個指令，因此這類DSP產品不但會透過指令快取單元來減少指令記憶體的平均存取時間，同時還可以避免消耗大量電力的外部記憶體存取動作，達到省電和加速存取的功能。

記憶體

由前文可知，時脈頻率將會影響記憶體的存取時間，而記憶體容量與介面支援則是另一項判斷DSP晶片性能的標準，以下就外部記憶體與內部記憶體兩大方向進行討論：

外部記憶體

外部記憶體的主要功用在於可以進行高速支援，目前業界頂的外部記憶體介面已能支援 SDRAM ，而且其時脈頻率可達 100MHz到133MHz之間。另一個區別外部記憶體的標準在其位元數，依性能與需求不同又有16位元與32位元的差異，目前已有像TI這類的業者提供這些選擇。

內部記憶體

目前已有許多DSP產品包含內部記憶體，以達到提供完整外部記憶體與內部記憶體存取的功效。其運用多為彈性供給，以TI為例，C6411有一個256KBL2而C6415有1MB L2.部分的L2可設定為快取記憶體。

電力消耗

在元件縮小、性能增大， DSP的技術導向多為高速運算的趨勢下，電力消耗也成為一大考驗，一般DSP在200MHz的執行速度大約有150mW 的電力消耗，而目前業界在300MHz所能做到最低電力消耗的DSP的執行速度則約為162Mw。也有像ADI的業者在這類技術以300MHz 的電力消耗480Mw共同競爭。

編譯效率

在數位化的過程中，編譯效率即為一項重要特點，這類功能的評定同時也將影響DSP在轉換運算時的表現，一旦有誤差，將會造成運作延滯的現象，是故評定更加嚴謹。

八種benchmarks

我們以8個不同應用的benchmarks來評定編譯效率，這些benchmarks 表示各種不同的應用項目包括 :聲音編碼器,音訊,視訊各種應用如JPEG、MP3、MPEG 4、AC3、G723等。我們使用C64x編譯為基準來表示相對於C55x及Blackfin的週期數目以及程式碼大小。綜合這些應用,平均起來 Blackfin的程式碼是C64x 的1.24 倍大，更是C55x的2.75倍大，而週期數目Blackfin 是C64x 的4 倍以及C55x的1.14 倍。

結語

技術上完整的思考和判斷，可以間接行銷產品；但是各項評估標準需要因時因地制宜，為了能應付講究上市時機的市場，設計工程師仍需要透過多方比較與諮詢，才能找出最合乎需求的解決方案，瞭解每一項標準所能達到的效能，可以省去設計者在挑選產品時的疑慮，進而快速帶動市場。(作者為TI亞洲區市場開發經理)

‧	開啟HVAC高效、靜音、節能的新時代
‧	準備好迎接新興的汽車雷達衛星架構了嗎?
‧	以爆管和接觸器驅動器提高HEV/EV電池斷開系統安全性
‧	低 I_Q技術無需犧牲系統性能即可延長電池續航力
‧	以霍爾效應電流感測器創新簡化高電壓感測

相關討論