账号:
密码:
最新动态
产业快讯
CTIMES/SmartAuto / 新闻 /
创意采Cadence Integrity 3D-IC平台 实现3D FinFET 制程晶片设计
 

【CTIMES / SMARTAUTO ABC_1 报导】    2024年01月14日 星期日

浏览人次:【1080】

益华电脑(Cadence)宣布,其Cadence Integrity 3D-IC 平台获创意电子采用,并已成功用於先进 FinFET 制程上实现复杂的 3D 堆叠晶片设计,并完成投片。

该设计采Cadence Integrity 3D-IC 平台,於覆晶接合(flip-chip)封装的晶圆堆叠 (WoW) 结构上实现Memory-on-Logic 三维芯片堆叠配置。Integrity 3D-IC 平台中的 Cadence Integrity System Planner 与 Cadence Innovus 设计实现系统无缝整合,让复杂设计中的晶圆对晶圆介面规划和分层晶片堆叠得以实现。这款晶圆堆叠 WoW 设计已成功的通过首次矽片验证。

针对WoW 3D 堆叠应用,Integrity 3D-IC 平台可提供晶片上 (on-chip) 以及晶片外(off-chip)的跨晶片的时序分析、电网规划、IR 和热分析以及无缝接轨物理验证。为完成投片成功,创意电子采用特别为处理跨晶片 3D 规划和针对系统级分析的整合分析工具 - Integrity 3D-IC 平台。规划完成後,3D 堆叠晶片在 Innovus 设计实现系统中全面实现设计,并以 Voltus IC 电源完整性解决方案执行 IR 分析,再透过 Integrity 3D-IC 平台进行系统级 LVS 验证。

创意电子设计服务资深??总经理林景源(Louis Lin)博士表示:「在先进 FinFET 制程上让晶圆堆叠设计成功投片,激发真实的3D-IC 技术未来潜力,我们又向前迈进一步。Cadence 的 Integrity 3D-IC 平台能够在完整 3D 堆叠的所有层级上无缝工作,我们使用最先进的技术用於跨晶片的电路分割、时序分析、封装布局和分析等自动化技术在覆晶接合封装上,实现复杂的堆叠晶片设计。Cadence 3D-IC 平台解决方案的自动化和优异特性帮助我们处理高复杂、多晶片的堆叠设计,持续为先进 FinFET 制程上提供创新方案。」

Cadence资深??总裁暨数位与签核事业群总经理滕晋厌(Chin-Chi Teng)博士表示:「随着多晶片解决方案的研发,产业对其自动化的需求增加,我们更需要全面的解决方案,以因应堆叠晶片系统的晶片上以及晶片外的复杂度。Cadence 的 Integrity 3D-IC 平台整合了3D-IC 设计和分析功能,更结合了我们顶尖的 SoC 和封装设计实现技术与系统级规划和分析工具。随着3D 堆叠晶片配置产生变化,产业必须持续因应需求持续开发,而Integrity 3D-IC 平台扮演了下一代 3D-IC 设计关键推动者,实现在功耗、性能和面积等系统驱动技术的协同与最隹化。」

Cadence Integrity 3D-IC 平台解决方案的自动化和特性,协助创意电子在先进 FinFET 制程上提供创新的多晶片堆叠设计方案,为下一代 3D-IC 设计开发奠定了基础。

關鍵字: EDA  3dic  益华计算机 
相关新闻
Cadence和NVIDIA合作生成式AI项目 加速应用创新
Cadence与Arm联手 推动汽车Chiplet生态系统
Cadence收购BETA CAE 进军结构分析领域
西门子加入半导体教育联盟 应对产业技能和人才短缺问题
Cadence推出业界首款加速数位双生平台Millennium
comments powered by Disqus
相关讨论
  相关文章
» 以协助因应AI永无止尽的能源需求为使命
» 低 IQ技术无需牺牲系统性能即可延长电池续航力
» P通道功率MOSFET及其应用
» 运用能量产率模型 突破太阳能预测极限
» 新一代4D成像雷达实现高性能


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK84JA3O80KSTACUK6
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw