帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計
 

【CTIMES/SmartAuto 籃貫銘 報導】   2024年01月14日 星期日

瀏覽人次:【1081】

益華電腦(Cadence)宣布,其Cadence Integrity 3D-IC 平台獲創意電子採用,並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計,並完成投片。

該設計採Cadence Integrity 3D-IC 平台,於覆晶接合(flip-chip)封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置。Integrity 3D-IC 平台中的 Cadence Integrity System Planner 與 Cadence Innovus 設計實現系統無縫整合,讓複雜設計中的晶圓對晶圓介面規劃和分層晶片堆疊得以實現。這款晶圓堆疊 WoW 設計已成功的通過首次矽片驗證。

針對WoW 3D 堆疊應用,Integrity 3D-IC 平台可提供晶片上 (on-chip) 以及晶片外(off-chip)的跨晶片的時序分析、電網規劃、IR 和熱分析以及無縫接軌物理驗證。為完成投片成功,創意電子採用特別為處理跨晶片 3D 規劃和針對系統級分析的整合分析工具 - Integrity 3D-IC 平台。規劃完成後,3D 堆疊晶片在 Innovus 設計實現系統中全面實現設計,並以 Voltus IC 電源完整性解決方案執行 IR 分析,再透過 Integrity 3D-IC 平台進行系統級 LVS 驗證。

創意電子設計服務資深副總經理林景源(Louis Lin)博士表示:「在先進 FinFET 製程上讓晶圓堆疊設計成功投片,激發真實的3D-IC 技術未來潛力,我們又向前邁進一步。Cadence 的 Integrity 3D-IC 平台能夠在完整 3D 堆疊的所有層級上無縫工作,我們使用最先進的技術用於跨晶片的電路分割、時序分析、封裝佈局和分析等自動化技術在覆晶接合封裝上,實現複雜的堆疊晶片設計。Cadence 3D-IC 平台解決方案的自動化和優異特性幫助我們處理高複雜、多晶片的堆疊設計,持續為先進 FinFET 製程上提供創新方案。」

Cadence資深副總裁暨數位與簽核事業群總經理滕晉慶(Chin-Chi Teng)博士表示:「隨著多晶片解決方案的研發,產業對其自動化的需求增加,我們更需要全面的解決方案,以因應堆疊晶片系統的晶片上以及晶片外的複雜度。Cadence 的 Integrity 3D-IC 平台整合了3D-IC 設計和分析功能,更結合了我們頂尖的 SoC 和封裝設計實現技術與系統級規劃和分析工具。隨著3D 堆疊晶片配置產生變化,產業必須持續因應需求持續開發,而Integrity 3D-IC 平台扮演了下一代 3D-IC 設計關鍵推動者,實現在功耗、性能和面積等系統驅動技術的協同與最佳化。」

Cadence Integrity 3D-IC 平台解決方案的自動化和特性,協助創意電子在先進 FinFET 製程上提供創新的多晶片堆疊設計方案,為下一代 3D-IC 設計開發奠定了基礎。

關鍵字: EDA  3dic  益華電腦(Cadence
相關新聞
Cadence和NVIDIA合作生成式AI項目 加速應用創新
Cadence與Arm聯手 推動汽車Chiplet生態系統
Cadence收購BETA CAE 進軍結構分析領域
西門子加入半導體教育聯盟 應對產業技能和人才短缺問題
Cadence推出業界首款加速數位雙生平台Millennium
comments powered by Disqus
相關討論
  相關文章
» 以協助因應AI永無止盡的能源需求為使命
» 低 IQ技術無需犧牲系統性能即可延長電池續航力
» P通道功率MOSFET及其應用
» 運用能量產率模型 突破太陽能預測極限
» 新一代4D成像雷達實現高性能


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.44.200.27.215
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw