西门子数位化工业软体宣布与台积电深化合作，展开一系列新技术认证与协作，多项西门子 EDA 产品成功获得台积电的最新制程技术认证。

西门子与台积电携手帮助客户实现最隹设计

台积电设计基础架构管理部门负责人 Dan Kochpatcharin 表示：「台积电与包括西门子在?的设计生态系统夥伴携手合作，为客户提供经过验证的设计解决方案，充分发挥台积电先进制程技术的强大效能和功耗优势，帮助客户持续实现技术创新。」

Calibre 获得台积电的 N2 制程认证

用於积体电路（IC）验证 sign-off的 Calibre nmPlatform 工具已成功获得台积电 N2 制程认证，可为早期采用台积电 N2 制程的厂商提供全面支援。获得认证的 Calibre 工具包括 Calibre nmDRC 软体、Calibre YieldEnhancer 软体、Calibre PERC 软体和 Calibre nmLVS 软体。

台积电同时对用於电晶体层级电迁移（EM）与 IR 压降（IR sign-off）的西门子 mPower 类比软体进行 N4P 制程认证，双方共同客户现可以运用 mPower 独有的 EM/IR sign-off 解决方案进行下一代的类比或射频（RF）设计。

此外，台积电的 N4P、N3E 和 N2 客制化设计叁考流程（CDRF），如今能和西门子的 Solido Design Environment 软体搭配运作，在高 sigma 下进行进阶变异感知验证。为奈米级类比、RF、混合式讯号、记忆体和客制化数位电路提供电路验证的西门子 Analog FastSPICE 平台，也已获得台积电的 N5A、N3E 和 N2 先进制程认证。作?台积电 N4P、N3E 和 N2 制程 CDRF 流程的一部分，Analog FastSPICE 平台现可支援台积电的可靠性感知模拟技术，解决 IC 老化和即时自体发热效应，并提供其他进阶的可靠性功能。

Aprisa 布局与布线解决方案获得 N3 认证

西门子 Aprisa 布局与布线解决方案通过台积电 N3E 制程认证，进一步加强西门子在数位实施领域的投资承诺。Aprisa 提供易用性，可帮助客户更快迁移至 N3E 节点。

西门子数位化工业软体 IC-EDA 执行??总裁 Joe Sawicki 表示：「台积电的创新速度令人惊叹，我们很高兴能与台积电建立长期的合作夥伴关系，针对台积电最新的制程持续最隹化我们的 EDA 解决方案，让双方共同客户从中受益，满足客户快速变化的市场和业务需求。」

台积电认证西门子的 3D IC 解决方案

数款西门子 3D IC 解决方案也在台积电 3DFabric 技术认证方面取得进展。台积电已对 西门子 Calibre 3DSTACK 软体进行了 3Dblox 2.0 认证，用於实体分析与电路验证，此认证包括支援小晶片间的 DRC 和 LVS 检查，可满足台积电 3DFabric 技术的相关要求。

此外，台积电还认证了一系列 Tessent 3D IC 解决方案，包括 Tessent 阶层式 DFT、具有增强型 TAP（test access ports - 符合 IEEE 1838 标准）的 Tessent Multi-die，以及使用 Streaming Scan Network（SSN）和 IEEE 1687 IJTAG 网路技术的原生 FPP （Flexible parallel port）支援。双方还按照台积电 3Dblox 标准投资构建 3D IC 测试生态系统，包括已知合格晶粒（KGD）??路测试，以及利用 BMAP 及 PMAP 标准进行实体感知的晶粒间故障侦测与诊断。