新思科技在欧洲的设计自动化与测试部门18日宣布一项与意法半导体的两年合作计划，为降低芯片制造测试所需的开发成本与努力，并同时提升测试的质量，将专注于创造新的方法与技术．这项新的结盟计划是为了发展与提供新思科技与意法半导体所共同创新研发完成的先进制造测试解决方案，以解决为降低成本所面临的测试挑战，以及为系统单芯片（SoC）设计提供循环时程与产品上市时效性的优势。

意法半导体的电信、外围产品暨音频与自动机具部门（TPA）的集团副总裁暨总经理Aldo Romano表示，「意法半导体是业界创造最佳消费性系统单芯片的领导者，我们的产品含括了电信、计算机、自动机具与视讯应用．我们为所有的产品都设定了极高的质量标准，意法半导体的产品复杂度正迅速的增加，伴随着严竣的制造测试需求，使我们相信，如果我们不即早采取因应对策，制造测试的挑战与成本将会变成一个主要的瓶颈．与新思科技的合作是意法半导体藉由与设计紧密结合，以有纪律且一贯的制造测试方法，迎接测试挑战的主要策略之一．为降低在测试成本方面令人难以接受且不断成长的危机，我们将这项合作计划视为一项长期的解决方案。」

新思科技的董事长暨首席执行长，Aart de Geus表示，「身为芯片设计与测试设计自动化的领导者，新思科技为设计流程中的测试提供了基础的架构．因此，对我们而言，与系统单芯片设计及产品的领导厂商合作是很重要的，藉此可以帮助我们的客户，顺利达成从缓存器转换层级到芯片包装测试设计收敛的目标。我们与意法半导体的制造测试联盟是一种协同合作最好的示范，这样的合作能够提供以下的好处：意法半导体提供他们具完整面貌的初期生产过程与技术需求，而我们则修改测试设计技术的准则以满足他们的需求．在此同时，我们也能够近一步为广大的客户群推动最先进的技术。」

意法半导体的集团副总裁暨核心研发主任，Joel Monnier表示，「意法半导体已经与新思科技完成许多项成功的技术合作关系，这项新的结盟更需特别值得留意，因为它的目标在于直接降低意法半导体的制造测试成本与人力花费，同时也将测试质量发展至臻善臻美的境界，”意法半导体的集团副总裁暨核心研发主任，Joel Monnier表示．“这个目标非常具有挑战性，因为它需要意法半导体系统单芯片暨制造部门，与我们的EDA测试工具供货商，新思科技，以及我们ATE厂商三者之间的密切合作．我们相信这项与新思科技创新的结盟，将是完成意法半导体在降低整体测试成本的企业目标上，最快，而且最有效率的管道。」