美商赛灵思（Xilinx）推出搭载SmartConnect技术扩充的Vivado设计套件的HLx 2016.1版，其能为UltraScale与UltraScale+元件产品系列提升效能表现。 Vivado Design Suite 2016.1版内含SmartConnect技术扩充，可解决数百万高密度系统逻辑单元设计的互连瓶颈，让UltraScale与UltraScale+元件产品系列在高利用率的同时，可额外提升20%至30%的效能。

Vivado Design Suite 2016.1版现已支援SmartConnect技术

赛灵思UltraScale+产品系列为基于FinFET的可编程技术，其包含Zynq、Kintex及Virtex UltraScale+元件，能在28nm供应下，将功耗效能比提升2至5倍，并适用于5G无线网路、软体定义网路及下个世代先进驾驶辅助系统等市场。

赛灵思SmartConnect技术包含系统互连IP，以及透过UltraScale+晶片创新所提供的全新最佳化：

‧ AXA Smart Connect IP:赛灵思全新系统连线产生器可整合周边装置至使用者设计,并透过SmartConnect建立最符合使用者系统效能标准的自订互连设定,且能以较少的空间与电源达成更高的系统传输量。目前已可透过Vivado Design Suite 2016.1版中的Vivado IP Integrator抢先体验AXI SmartConnect IP。

‧ 省时且实用的可用时序差异最佳化：透过全新UltraScale+内建的精密时脉延迟接入功能，可执行最佳化，而这些全自动功能藉由将设计从最快通道转移至重要通道，并降低线路延迟，使设计以较高时脉频率执行。

‧ 管线分析与重新定时：这些技术让设计师能在设计中增加额外管线阶段，并透过自动注册重新定时最佳化时间，以进一步提升效能。

Vivado设计套件HLx版与嵌入式软体开发工具2016.1版现已开放下载。