益華電腦(Cadence Design Systems)，日前在台北舉行了媒體團訪，由Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士與台灣區總經理Brian Sung親自出席，除了分享Cadence在台灣的業務進展外，也針對未來的方案與市場布局做說明。

Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士(左)；台灣區總經理Brian Sung

模擬工具受新客戶青睞 朝系統自動化設計前進

Brian Sung表示，Cadence在台灣的員工數已經達到650位，除了顯示半導體市場的規模不斷擴展外，也顯示台灣在全球半導體供應鏈上的重要性。另一方面，Cadence也將朝系統自動化設計工具（SDA）方案供應商的方向前進，不只是EDA工具，因此也會積極發展模擬領域的方案。

針對在模擬市場的成果，滕晉慶指出，Cadence的System Design & Analysis部門在2022年很好的進展，第三季的年增長率達到了29%。例如台灣的聯發科就採用了很多新的模擬工具。

除了拓展熱與流體模擬等新的物理模擬市場外，Cadence也跨出半導體電子領域，進入嶄新的生醫製藥領域，他們在今年的七月底，收購了藥物設計軟體商OpenEye Scientific，增添更廣泛的系統應用方案。

看好3D-IC與AI輔助發展 業界唯一完整設計方案商

此外，Cadence也看好3D-IC未來的發展。滕晉慶指出，晶片設計未來勢必要朝向3D的架構發展，無論是晶片體積、或者電晶體微縮藍圖的方向，3D-IC都會是最佳方案。但3D-IC仍存在許多的挑戰，也仍有許多發展空間。

而針對3D-IC 的開發需求，Cadence也推出了Integrity 3D-IC平台。該平台是基於Cadence的數位設計實現解決方案Innovus架構，提供系統級設計人員針對各種封裝樣式（2.5D或3D）規劃、實現和分析任何類型的堆疊式晶片封裝系統。

滕晉慶強調，Integrity 3D-IC是業界首個整合系統級和 SoC 級解決方案，而Cadence也是業界唯一個能提供完整3D-IC方案的業者，並與TSMC緊密合作，未來甚至可以直接提供3D-IC的建模。

另一方面，隨著晶片設計的複雜化，加以邏輯電晶體的密度不斷提升，未來的IC設計將須仰賴大量的人工智慧進行輔助。因此Cadence也推出了旗下的AI設計輔助解決方案－JedAI，它運用AI模型與大數據分析，能優化晶片的設計與開發流程。

發展Certus設計收斂解決方案 生產力提升十倍

此外，Cadence也發表了新的設計工具－Certus設計收斂解決方案，可加速設計時程，整個設計收斂週期，從簽核優化到佈線、靜態時序分析 (STA) 和萃取，過去需要數周的專案，現在可縮短到一個晚上，相較於傳統的方案生產率提高了十倍。

滕晉慶表示，新當前的晶片設計越來越龐大，sign-off的過程也極複雜。而新的工具可以將專案分成多個次系統進行分區，最後再整合進行全晶片（full chip） 的sign-off。它還能自動交付任務，把工作分給不同機器，並由AI監管進度，最快只需要兩個循環就能完成。