帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
應用材料新式CVD技術 適用65奈米以下製程
 

【CTIMES/SmartAuto 鄭伃君 報導】   2004年07月29日 星期四

瀏覽人次:【6692】

半導體設備大廠應用材料宣布推出應用於65奈米及以下製程的化學氣相沉積(CVD)技術Producer HARP(high aspect ratio process;高縱深比填溝製程)系統;該系統技符合淺溝隔離層(Shallow Trench Isolation;STI)和前金屬介質沉積(Pre-Metal Dielectric;PMD)等製程設備所需之大於7:1高縱深比的填溝技術條件,在沉積薄膜時能引發矽片上的應力變化,增強電晶體效能。

應材表示,HARP製程是架構在該公司已量產證明的Producer平台上;Producer是應材已在業界推出超過750套的CVD系統。藉由創新的臭氧-四乙氧基矽烷(ozone-TEOS)製程化學,並配合高效能的新式反應室設計,使這套系統的生產力明顯優於傳統填溝技術。

應材副總裁暨介電系統與模組產品事業群總經理Farhad Moghadam表示,這套HARP系統可應用在65至45奈米以下世代製程,相較於其他填溝系統可減少15%的營運成本和50%的耗材成本,而有別於傳統技術的可調應力薄膜製程,能增強通道中的信號速度,改善電晶體的效能。

而因HARP系統是利用熱製程來作業,所有矽元件並無任何電漿損害,進而能改善系統可靠度。對前金屬介質沉積層而言,應用材料這套系統已展現其填溝技術實力,不但可用在小於10奈米技術,且熱預算能適用於先進材料,包括矽化鎳(NiSi)。

關鍵字: CVD  應用材料  半導體製造與測試 
相關新聞
應材於新加坡舉行節能運算高峰會 推廣先進封裝創新合作模式
默克於韓國安城揭幕旋塗式介電材料應用中心 深化下一代晶片技術支持
應材發表新晶片佈線技術 實現更節能AI運算
應材發表永續報告書 制定2040年策略助半導體淨零減碳
應材Sculpta圖案化解決方案 拓展埃米時代晶片製造能力
相關討論
  相關文章
» 最佳化大量低複雜度PCB測試的生產效率策略
» 確保裝置互通性 RedCap全面測試驗證勢在必行
» ESG趨勢展望:引領企業邁向綠色未來
» 高階晶片異常點無所遁形 C-AFM一針見內鬼
» 高速傳輸需求飆升 PCIe訊號測試不妥協


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.218.123.194
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw