ASIC服務暨IP廠商智原科技（Faraday Technology），以及低功率多媒體平台IC供應商NemoChips，共同宣佈，NemoChips運用智原科技以Cadence益華電腦低功率解決方案Common Power Format為根基的SoCompiler設計服務，設計出一款低功率的行動式影像平台SOC。這一款設計僅用兩個月便從netlist進展到晶片產出的階段，同時藉由Dynamic Voltage、Frequency Scaling、Multi-Supply Voltages以及Power-Shut Off等先進的技術，將靜態功率大幅降低99%以上、動態功率降低65%。讓許多欲設計複雜且功率緊縮SoCs的ASIC客戶都得以從這個可靠的方式中獲益，一方面大幅縮短產品問世時間、一方面也充分降低了實作的風險。

智原的SoCompiler設計服務團隊使用Si2 standard Common Power Format來規範省電技術，在整個設計過程中重覆使用以落實省電效能。Cadence益華電腦低功率解決方案整合了邏輯設計、驗證以及CPF的實作，加上像是動態電壓和頻率調整之類的自動化省電設計技術，同時完全不會影響產品的產出時程。

智原科技國際業務副總黃其益指出：「智原科技始終致力於為客戶提供最具競爭力的解決方案，而智原的PowerSmart設計流程就是這項承諾的延伸。透過與Power Forward Initiative成員Cadence益華電腦及UMC的合作，我們有能力協助Nemochips滿足嚴格苛的功率需求，且藉由能夠提升雙倍生產力的解決方案，在極短的時間內交付產品設計。」