帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
三方合作 MIPS研發出新高效ASIC處理器設計
 

【CTIMES/SmartAuto 陳盈佑 報導】   2009年10月30日 星期五

瀏覽人次:【2245】

Open-Silicon、MIPS、以及Virage Logic共同宣佈,成功開發一款測試晶片,展現建置高效能處理器系統的能力。此處理器測試晶片在1.1GHz的時脈速度,成功通過65奈米矽晶測試。同時,後續40奈米元件的開發也已開始進行,目標是要超過2.5GHz,並提供5000 DMIPS的效能。這項開發計畫採用了Open-Silicon的CoreMAX技術以及超純量MIPS32 74K處理器核心。

74K處理器核心具備32KB L1指令和數據快取、512KB L2快取、以及系統和記憶體控制器模塊,並採用台積電的65奈米GP製程、搭配標準10軌單元庫、以及Virage Logic的SiWare Memory編譯器。此晶片已可成功在1.1GHz速度執行。Open-Silicon應用其專利的CoreMAX效能增強技術於此設計中,可允許設計人員建置數百萬個新的標準單元,尤其是用來加速此設計的關鍵路徑。再加上SiWare Memory編譯器和三重Vt製程選項,使得最終設計的各種最差時脈收斂達到1.1GHz,並仍保有標準ASIC的餘量。

40奈米測試晶片目前正開發中,計畫於2010年第一季完成。它的效能目標希望頻率能超過2.5GHz,同時最高可提供超過5000 DMIPS的速度。此測試晶片將包含74K處理器核心的浮點運算版本,以及L2快取、系統和記憶體控制器模塊。

關鍵字: ASIC  Open-Silicon  MIPS  Virage Logic  可編程處理器 
相關新聞
MIPS:RISC-V架構具備開放性與靈活性 滿足汽車ADAS運算高度需求
R&S首度在MXO示波器上採用ASIC觸發區技術 打破資料擷取速率紀錄
聯發科展示前瞻共封裝光學ASIC設計平台 為次世代AI與高速運算奠基
智原推出ASIC跨地域支援服務 提供彈性生產
創意電與proteanTecs合作 實現裸片對裸片高速互連監控
comments powered by Disqus
相關討論
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.138.170.67
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw